VHDL语言的学习笔记

VHDL 代码书写风格：

数据流(DataFolw)：数据从输入到输出和信号间的传输

在数据流描述中，运算时并发执行的，即并发信号赋值。数据流描述不使用进程（不像行为描述那样）和顺序信号赋值语句。  并发信号赋值语句是放在进程外面的。

行为（Behavioural）：描述了按照电路或系统行为，使用一定算法的设计行为

Mux_Process: PROCESS(A,B,Sel0)    --括号中为敏感信号

在进程中，进程的行为被描述为使用顺序语句依次执行，因此进程中语句的次序很重要

在一个结构体中，通常有两个或更多的进程并发执行，可以将其想象为几块硬件电路并行运行 。 

结构化(Structural)：描述了按照网表形成的电路结构

     在结构体中发，以下声明应在BEGIN之前

1.内部信号（SIGNAL X1 : STD_LOGIC ），如X1，X2，信号类型STD_LOGIC,代表这些是结构体设计的内部信号，而且它们并不出现在实体端口（Port）声明中

2.元件（COMPONENT）  声明的形式与元件实体有着一样的格式，所不同的是保留字ENTITY别保留字COMPONENT替换。   元件就是在一个实体中使用另外一个实体

      在BEGIN之后，每个实体有唯一的名字，例如

I1： And_Gate                                                                           --I1为实体名字，：后为模块名字

                      PORT MAP(A => A, B=> X1, Z=> X2);               --括号内是元件端口到设计信号的映射说明

VHDL 程序的基本构成都是由实体和结构体构成（实体描述模块的对外端口，结构体描述模块的内部情况即模块的行为和结构）