数字IC/FPGA前端设计深度入门培训课程（培训课程）

课程介绍：讲述数字IC设计（前端）/fpga设计的基础知识；从基本的CMOS晶体管讲到由Bus互联的一个SOC系统；注重工程实践与理论原理并重；注重设计理念的讲解；
老师简介：2006年电子科大毕业；数字电路前端设计从业12年；主要做视频处理相关的IP设计（H.264/H.265编解码器设计）；
课程基本知识：有电子类相关专业背景，具有较强的逻辑推理能力，有C/Verilog等语言的编程经验，有较强的动手能力。
目标受众：主要面向电子类大三及以上在校生；数字IC设计入行3～4年内的工程师；或对某个专题感兴趣的工程师；

试听1：https://ke.qq.com/course/378313?tuin=64ce5e2a
试听2：https://ke.qq.com/course/379407?tuin=64ce5e2a
加法器，乘法器结构：https://ke.qq.com/course/379544?tuin=64ce5e2a
跨时钟域设计：https://ke.qq.com/course/386895?tuin=64ce5e2a
静态时序分析基础：https://ke.qq.com/course/390121?tuin=64ce5e2a
DC综合实例讲解：https://ke.qq.com/course/395037?tuin=64ce5e2a

课程大纲：

第一期：数字电路设计入门：

第一部分：数字电路原理：
CMOS晶体管原理（试听）；基本电路单元原理；常用组合逻辑电路结构（MUX；加/减法器；乘法器；除法器）；SRAM结构与控制；
第二部分：可综合Verilog数字电路设计基础：
数字前端设计流程与工具介绍；可综合Verilog语言；Verilog组合逻辑设计（MUX；译码器；加/减法器；乘法器；除法器）；时序逻辑设计（状态机设计）；generate使用；参数化IP设计介绍；基于Verilog的TestPattern编写；
第三部分：数字电路仿真工具介绍：
Modelsim仿真工具使用介绍；VCS仿真工具使用介绍；Debussy/Verdi调试工具介绍；nLint/Leda代码检查工具介绍；
第四部分：静态时序分析基础：
cell library介绍与电路延时的计算方法；时钟树介绍；寄存器setup/hold介绍；静态时序分析基础介绍；
第五部分：跨时钟域电路设计：
跨时钟域电路原理；基本同步电路结构；异步FIFO设计与分析；
第六部分：系统总线介绍：
APB总线介绍；AHB总线介绍；AXI总线介绍；一个AXI Bus系统介绍（地址寻址与数据访问；
第七部分：IP设计范例：
仲裁器设计；AXI Master设计（支持多个command并发）；图像采集接口设计；图像高斯滤波器设计；

---

第二期：数字芯片前端设计：

第一部分：DC综合工具使用:
DC综合流程；DC下SDC时序约束编写；TCL脚本语言简介；DC综合环境建立；DC综合脚本范例讲解；
第二部分：形式验证：
形式验证原理；Formality工具使用；

---

第三期：FPGA设计：

第一部分：FPGA原理介绍：
FPGA原理介绍；DFF/SRAM/DSP核介绍；FPGA时钟树介绍；带嵌入式ARM核的FPGA介绍；
第二部分：Xilinx FPGA设计：
vivado工具介绍；vivado设计实现流程；vivado设计调试；带CPU的设计的SDK软件调试

---

第四期：特别专题：

数字电路的时序优化；PipeLine结构设计；总线数据延时容忍；DMA模块设计；