Verilog之预备知识

模拟电路：工作在模拟信号下的电子电路
数字电路：工作在数字信号下的电子电路
模拟信号在时间和数量上的变化都是“连续”的
数字信号在时间和数量上的变化都是“离散”的
迄今为止，大多数的大规模和超大规模集成电路都属于数字电路

早期生产的数字集成电路逻辑功能是固定工不变的。要想改变它的逻辑功能，就必须改变内部各单元电路之间的连接，而这种连接在集成电路制作过程中已经固定下来了。

PLD（Programmable Logic Device）可编程逻辑器件：允许用户自行修改内部连接的集成电路。
PLD内部的电路结构可以通过写入编程数据来设置；写入PLD的编程数据还可以擦除重写。
PLD的逻辑功能可以由使用者通过编程来设定。

CPLD（Complex Programmable Logic Device）复杂可编程逻辑器件
FPGA（Field Programmable Gate Array）现场可编程门阵列
两者差异：电路结构不同
CPLD：基于“乘积项”的与或逻辑阵列
FPGA：基于“查找表”的CLB阵列

FPGA与单片机的区别
FPGA是一种可通过编程来修改其逻辑功能的数字集成电路（芯片），而单片机上的编程并不改变其电路的内部连接结构，只是根据要求实现的功能来编写运行的程序（指令）。

HDL（Hardware Description Language）硬件描述语言，用于描述数字电路结构和功能的语言。HDL可以在不同的层次对数字电路的结构、功能和行为进行描述。属于数字系统设计流程的逻辑设计（前端）

数字系统设计流程
1.逻辑设计（前端） 2.电路实现（后端） 3.系统验证

电路实现（后端）：HDL所描述的电路可以通过综合工具将其转换为门级电路网表，然后将其与某种工艺的基本元件逐一对应起来，在通过布局布线工具转换为电路布线结构。

Verilog是硬件描述语言，在编译下载到FPGA之后，会生成电路，所以Verilog是并行运行的