FPGA实现数字相敏检波(DPSD)

原理是从网上论文找到的，大家自己找一下。相敏检波利用互相关原理，能够十分有效地从噪声中提取出与参考信号具有相关性的待测信号的幅度和相位信息，同时忽略不相关的背景噪声的干扰。
一、数字相敏检波原理

待测信号：x(t)为待测信号s(t)与系统噪声n(t)的叠加，表达式为： x(t) = s(t) + n(t) = A cos(wt +θ)+n(t)
r(t)为与待测信号s(t)同频率的参考信号，在r(t)与s(t)的相位关系不明确的情况下，欲测得s(t)的幅度A与相位差Θ，需要采用两组正交的参考信号r1(t)和r2(t)同时完成相敏检波流程。假设参考信号幅值为1，相位为0，既：
r1(t)=cos(wt), r2(t)=sin(wt),
经过运算：

若认为噪声为随机噪声，与参考信号无关，则要积分时间足够长，n(t)的影响可以被消除得

显然，结合R1和R2即可求得待测信号的幅度A与相位θ。
二、DPSD算法实现
DPSD是上述模拟相敏检波的数字实现方式，用数学方式面熟互相关算法的表达式为：

从公式中，可以看出，DPSD算法需要对待测信号进行AD转换后再完成两者的乘法和累加操作，在这个过程中，诸多因素都可能对DPSD算法的精度照成影响。算法输出信噪比与测量时间成正比，且在满足奈奎斯特采样率的前提下，采用频率对信噪比无直接影响。但若考虑到电路中带通滤波器性能和采样率不足可能带来频率混叠，对高采样率对抑制ADC量化误差的积极作用，适当