精简指令集程序内置CPU设计(8位和16位)

作者:大马猴

一、精简指令集程序内置CPU设计
1.1 设计需求
1.2 指令集设计
1.2.1 指令结构
1.2.2 指令码表
1.3 顶层设计
1.4 顶层架构(FSMD)
1.5 数据通道部分架构(Datapath)
1.6 控制器设计
1.6.1 取指周期
1.6.2 运算指令(ADD, SUB, AND, NOT, INC, DEC)
1.6.3 立即数指令(IMM)
1.6.4 读指令(RD)
1.6.5 写指令(WR)
1.6.6 无条件转移指令(BR)
1.6.7 零标志转移指令(BRZ)
1.6.8输出指令(OUT)
1.6.9 控制器状态转移图
1.7 测试程序一
1.7.1 数据分配
1.7.2 算法流程图
1.7.3 手编机器码

一、精简指令集程序内置CPU设计

1.1 设计需求

精简指令集程序内置CPU设计(8位和16位)

1.2 指令集设计

1.2.1 指令结构
精简指令集程序内置CPU设计(8位和16位)_第1张图片
1.2.2 指令码表
精简指令集程序内置CPU设计(8位和16位)_第2张图片
1.3 顶层设计
精简指令集程序内置CPU设计(8位和16位)_第3张图片
1.4 顶层架构(FSMD)
精简指令集程序内置CPU设计(8位和16位)_第4张图片
1.5 数据通道部分架构(Datapath)
精简指令集程序内置CPU设计(8位和16位)_第5张图片
1.6 控制器设计

1.6.1 取指周期

1.6.1.1 路径分析
精简指令集程序内置CPU设计(8位和16位)_第6张图片
1.6.2 运算指令(ADD, SUB, AND, NOT, INC, DEC)

1.6.2.1路径分析
精简指令集程序内置CPU设计(8位和16位)_第7张图片
1.6.3 立即数指令(IMM)

1.6.3.1路径分析
精简指令集程序内置CPU设计(8位和16位)_第8张图片
1.6.4 读指令(RD)

1.6.4.1路径分析
精简指令集程序内置CPU设计(8位和16位)_第9张图片
1.6.5 写指令(WR)

1.6.5.1路径分析
精简指令集程序内置CPU设计(8位和16位)_第10张图片
1.6.6 无条件转移指令(BR)

1.6.6.1路径分析
精简指令集程序内置CPU设计(8位和16位)_第11张图片
1.6.7 零标志转移指令(BRZ)

1.6.7.1执行条件

if(z_flag)
BR
else
NOP_BRZ

1.6.8输出指令(OUT)

1.6.8.1路径分析
精简指令集程序内置CPU设计(8位和16位)_第12张图片
1.7 测试程序一

1.7.1 数据分配
精简指令集程序内置CPU设计(8位和16位)_第13张图片
1.7.2 算法流程图

1.7.3 手编机器码
精简指令集程序内置CPU设计(8位和16位)_第14张图片
程序和仿真代码奉上连接,欢迎各位老铁批评指正:
https://download.csdn.net/download/weiyunguan8611/11203982

你可能感兴趣的:(verilog,fpga)