Quartus的使用

Quartus的使用

  • Quartus配置
  • 创建工程文件夹
  • 配置引脚
  • 下载

Quartus配置

下载器驱动安装

  1. 将开发板与下载器,电脑正确连接,并连接电源线将开发板上电。
  2. 打开设备管理器,可以在其他设备下看到 USB-Blaster 设备,前面有个感叹号表示已经识
    别到下载器但是没有安装下载器驱动。
    在这里插入图片描述
  3. 右键单击 USB-Blaster 选择“更新驱动程序软件”
  4. 点击浏览计算机以查找驱动程序软件,选择quartus\drivers\usb-blaster,quartus安装目录看个人安装在哪儿,然后就会自动安装,完成后是下图效果
    在这里插入图片描述

创建工程文件夹

在本体工作文件夹下建立4个文件夹,分别命名为par,rtl,sim,doc;
doc存放数据手册,参考文档等,par存放工程文件,rtl存放设计文件,编写的代码,sim用来存放工程的仿真文件

  1. 选择菜单 File->New Project Wizerd
  2. 添加工程路径,工程名称,顶层设计实体名称,顶层设计实体名称默认和工程名称一
    致,可以修改为不一致。顶层设计实体名称在设计中必须存在而且和这里设置的一致,
    本实验顶层设计指定为 xxx_test,设计中就要有 module xxx_test,大小写敏感。在
    quartus 软件中也可以指定某一个模块为顶层模块
  3. 芯片选择,AX301 开发板 器件选择 Cyclone IV E(EP4CE6F17C8),AX4010 开发板器件
    选择 Cyclone IV E(EP4CE10F17C8),AX515 开发板器件选择 Cyclone IV E
    (EP4CE15F23C8),AX530 开发板器件选择 Cyclone IV E(EP4CE30F23C8),AX1025
    开发板选择 Cyclone 10 LP(10CL025YU256C8G)
  4. new→Verilog HDL file然后将代码编写完成并编译综合

其余没有提到的部分就是直接点next

配置引脚

  1. 设置未用管脚和默认电平标准,选择 Assignments -> Device
  2. 点击“Device and Pin Options”在“Unused Pins”选项中"Reserve unused pins",设置为
    “As input tri-stated”,这里是把没有使用的管脚做为三态输入。
  3. 在“Voltage”选项,将“Default I/O standard:”设置为“3.3-V LVTTL”,这个设置是
    和 FPGA 硬件设计的 bank 电压有关,黑金的大部分开发板的 IO BNAK 电压为 3.3V,所
    以设置为“3.3-V LVTTL”。输出电压和设置没有关系,如果 BANK 电压是 3.3V,你这 里设置 2.5V,也不会改变 IO 输出的电压幅度。这里设置完成以后 IO 的默认电压为
    “3.3-V LVTTL”,我们也可以根据需要为每个 IO 分配不一样的 IO 电平标准。
  4. 多用途管脚设置。在选项“Dual-Purpose Pins”中设置多用途 IO,全部做为普通 IO。
    这些多用途管脚,在 FPGA 配置阶段有特殊用途,配置完成后可以做为普通 IO。
  5. 预编译。没有分配管脚,但是我们需要预编译一下(完成第一阶段综合过程),让
    quartus 分析设计中的输入输出管脚。
  6. IO 管脚分配。管脚分配的目的是为设计和实际的硬件电路关联起来,这里的连接关系
    从硬件原理图得来。
  7. 在“Location”列填入 led、时钟、的管脚名称,需要注意是:一定要在“Location”
    列填写。小技巧:这个表格可以像 EXCEL 表格一样复制粘贴,可以从其他工程的管脚
    分配复制过来,然后粘贴,也可以在一个 EXCEL 表格里复制过来。管脚分配完成以后
    关闭窗口就可以。需要注意的是:每个 IO 都必须分配管脚,如果有未分配的 IO,软
    件可能会随机分配,造成不可预料的后果,严重时可烧坏 FPGA 芯片。

下载

  1. 再次编译。上次编译时还没有分配管脚,分配管脚后我们在任务流程窗口可以看到只
    有第一下流程“综合”是“√”状态,其他都是“?”状态,“?”状态表示需要重
    新编译才行。为了方便,这里双击“Compile Design”,完成全部编译流程。
  2. 编译完成以后可以看到一个编译报告,主要报告各种资源的使用情况。在 output_files
    文件夹我们可以看到一个 test_led.sof 文件,这个文件可以通过 JTAG 方式下载到 FPGA
    运行,但不能直接固化到 Flash。
  3. 将下载器连接 PC 和开发板,接通电源(注意要先插下载器的 JTAG 排线,然后再
    上电)
  4. 打开下载界面,这里通过工具栏快捷方式点击下载按钮。很多操作都可以在这里快速
    点击进行。
  5. 正常情况下弹出的窗口 Mode 已经选择 JTAG 模式,下载器已经识别到了,并且下载
    文件都已经找好。需要注意的是:芯片型号跟开发板必须一致,否则会无法下载;下
    载的 sof 文件一次只能添加一个。一切正常,点击“start”按钮,进度条开始滚动,
    遇到错误时,Quartus 信息窗口会显示出具体的错误。

如果需要使得开发版默认程序改变,则需要用flash固化,以上方式下载的程序在reset以后就会失效.

  1. 转换jjc文件.Quartus 里选择菜单“File -> Convert Programming Files…”
  2. 选择“Programming file type”为“JTAG Indirect Configuration File(.jic)”。
    “Configuration device”根据开发板型号选择,AX301 开发板、AX4010 开发板选择
    EPCS16(指 16M Flash),AX515 开发板、AX530 开发板选择 EPCS64(指 64M Flash)。
  3. “Flash Loader”选中,点击“Add Device”
  4. 器件选择根据开发板型号选择,AX301 开发板选择“EP4CE6”,AX4010 开发板选择
    “EP4CE10”,AX515 开发板选择“EP4CE15”,AX530 开发板选择“EP4CE30”,
    AX1025 开发板选择“10CL025Y”
  5. 选择“SOF Data”栏,点击“Add File…”
  6. 选择要固化的 sof 文件, xxx.sof 文件
  7. 点击“Genrate”就可以生成 jic 文件
  8. 打开下载管理界面,删除其他已有的下载文件,添加上面生成的 jic 文件,注意,只保
    留一个 jic 文件。在"Program/Configure"打钩“√”。点击“Start”按钮。下载 Flash 后,断电重启开发板,程序就可以运行了
  9. 如果要擦除 Flash 中的程序,先添加一个 jic 文件(只有一个 jic 文件),选择“Erase”
    列,点击“Start”,完成擦写。

你可能感兴趣的:(FPGA学习)