据说从事嵌入式系统开发的, 如果不能驾驭好 Makefile, 会很难做到游刃有余. 看到这句话, 不禁让我凉了好一阵.
一直以来, 都是在别人搭建好的平台上做应用, 即使有时需要自己动手来写, 也只是写些特别简单的. 今天就想认真的学习下 Makefile.
概念
学习 Makefile 需要掌握两个重要的概念, 一个是目标(target), 还有一个是依赖(dependency)
规则
# 规则语法
targets : prerequisites
command
...（可以有多个命令）
1. 命令前面必须只有 Tab 键, 目标和依赖的格式为 target：dependency， 置于命令前面。
# makefile
# all:
# echo "Hello world!"
[root@ ~]$ make
echo "Hello world!"
Hello world!
在这里，all 是目标，没有依赖。可以运行 make 或者 make all。
- 一个 Makefile 中可以定义多个目标。
- 调用 make 命令时，我们得告诉它我们的目标是什么，即要它干什么。当没有指明具体的目标是什么时，那么 make 以 Makefile 文件中定义的第一个目标作为这次运行的目标。这“第一个”目标也称之为默认目标。
- 当 make 得到目标后，先找到定义目标的规则，然后运行规则中的命令来达到构建目标的目的。规则可以有多条。
2. 上面的例子太简单了，没用到依赖。下面增加一个依赖(在命令前面加 @ 可以屏蔽命令的显示)
[root@ ~]$ cat makefile
all: test
@echo "Hello world!"
test:
@echo "I am test!"
[root@ ~]$ make test
I am test!
[root@ ~]$ make
I am test!
Hello world!
这里，添加了 test 作为 all 的依赖，在 make 或者 make all 时，make 将先检查 all：后面的依赖 test，再找到目标 test，先执行 echo “I am test！”，然后再回到 all 规则执行下面的命令 echo “Hello world！”
要点
1. 命令前面必须只有 Tab 键
2. := 简单扩展变量, 对变量只进行一次扫描和替换
x = val_1
y := $(x) test
x = val_2
.PHONY: all
all:
@echo "x = $(x), y = $(y)"
# 输出
# x = val_2, y = val_1 test
3. ?= 条件赋值, 当变量以前没有定义时,就定义它并且将左边的值赋值给
它,如果已经定义了那么就不再改变其值
x = val
x ?= test
y ?= test
.PHONY: all
all:
@echo "x = $(x), y = $(y)"
# 输出
# x = val, y = test
4. = 递归扩展变量, 与简单扩展变量不同的是, 会找到变量最后一次赋的值
x = val_1
y = $(x) test
x = val_2
.PHONY: all
all:
@echo "x = $(x), y = $(y)"
# 输出
# x = val_2, y = val_2 test
5. 自动变量
a. $@ 表示一个规则的目标, 当有多个目标时, $@所指的是其中任何造成命令被运行的目标
b. $^ 表示规则中的所有先决条件
c. $< 表示规则中的第一个先决条件
.PHONY: all
all: 1st 2nd 3rd
@echo "\$$@ = $@"
@echo "\$$^ = $^"
@echo "\$$< = $<"
1st 2nd 3rd:
[taylorpc@ test02]$ make
$@ = all
$^ = 1st 2nd 3rd
$< = 1st
6. 特殊变量
a. MAKE, 表示 make 的命令是什么
b. MAKECMDGOALS, 表示 make 的目标是什么
PHONY: all
all:
@echo "MAKE = $(MAKE)"
@echo "MAKECMDGOALS = $(MAKECMDGOALS)"
[taylorpc@ test02]$ make
MAKE = make
MAKECMDGOALS =
[taylorpc@ test02]$ make all
MAKE = make
MAKECMDGOALS = all
7. 变量与值的来源
a. 自动变量, 是在每一个规则中根据上下文自动获取的
b. 可以在 make 时定义, 如 `make value=99`, 这样子当 `echo $(value)` 时输出的就是 99 了.
c. 可以从 shell 环境中获得, 如 `export test=val`
d. 还可以在 makefile 直接赋值, 如 "=", "+="
8. 高级变量引用 (或 patsubst): 在赋值的同时完成后缀替换
.PHONY: all
src = a.o \
b.o \
c.o
dst = $(src:.o=.c)
all:
@echo "dst = $(dst)"
[taylorpc@ test03]$ make
dst = a.c b.c c.c
9. override 指令: 覆盖用户自定义的变量 (上面第 7 点的 b 小点)
.PHONY: all
override test = 0
all:
@echo $(test)
$ make test=9999
# output: 0
10. 模式: 型如 %.o:%.c
这样做的好处是, 当需要编译多个相同类型的文件时, 不需要每个文件都编写一个对应的规则, 只需要下面这一条就可以了:
%.o: %.c
$(CC) -o $@ -c $^
11. 函数(wildcard, patsubst)
a. wildcard: 扩展通配符
b. notdir: 去除路径
c. patsubst: 替换通配符
* 这一点应该是在第 10 小点的模式之前使用, 这样方便列出所有源文件和依赖文件
src = $(wildcard ./*.c ./sub/*.c) # 获取当前目录下和 sub 目录下的所有 .c 文件, 展开并以空格分隔
nodir = $(notdir $(src)) # 去除路径
obj = $(patsubst %.c, %.o, $(nodir)) # 将所有的 .c 替换成 .o
all:
@echo "src: $(src)"
@echo "nodir: $(nodir)"
@echo "obj: $(obj)"
# output
src: ./test.c ./sub/test2.c ./sub/test3.c
nodir: test.c test2.c test3.c
obj: test.o test2.o test3.o
12. 函数 (addprefix 在字符串前添加前缀)
[taylorpc@ test03]$ cat makefile
.PHONY: all
src = test1.c \
test2.c \
test3.c
src_dir = $(addprefix myprefix/, $(src))
all:
@echo "src: $(src)"
@echo "src_dir: $(src_dir)"
[taylorpc@ test03]$ make
src: test1.c test2.c test3.c
src_dir: myprefix/test1.c myprefix/test2.c myprefix/test3.c
13. 函数 (filter 过滤, 获取想要的内容/文件)
.PHONY: all
src = test.c test.o test.h value.c value.h
res = $(filter %.c %.h, $(src))
all:
@echo "res: $(res)"
$ make # output
src: test.c test.o test.h value.c value.h
res: test.c test.h value.c value.h
14. 函数 (filter-out 过滤, 滤除不想要的内容)
.PHONY: all
src = main.c main.o test.c test.o test.h
res = $(filter-out main%c %.o, $(src))
all:
@echo "src: $(src)"
@echo "res: $(res)"
# output
src: main.c main.o test.c test.o test.h
res: test.c test.h
15. 函数 (strip 去除多余空格)
.PHONY: all
src = test.c ok.h data.dat
res = $(strip $(src))
all:
@echo "src = $(src)"
@echo "res = $(res)"
# output
src = test.c ok.h data.dat
res = test.c ok.h data.dat
[1] 至简李云. 驾驭Makefile（准完整版） 2009.08.25