三星宣布 3D 封装技术 X-Cube，允许客户设计占用更少空间的芯片

三星电子宣布，已经成功将 3D 叠加技术应用于使用 7nm 极紫外（EUV）芯片制造工艺制造的测试芯片上。

该技术被称为 X-Cube，三星使用这种技术将 SRAM  堆叠在逻辑芯片的顶部。这与传统方法不同，传统的方法是将用于高速缓存的 SRAM 放在 CPU 和 GPU 等逻辑芯片的同一平面上。

三星将在 8 月 16 日至 18 日的高性能计算会议 Hot Chips 上展示这项技术。

三星表示，这项技术将允许客户设计占用较少空间的芯片。

三星还将应用其其中存储层和逻辑层的导线通过微小的孔连接，而不是通过控制器周围的导线连接，以提高速度，降低功耗并允许以更紧凑的方式封装芯片。

此外，三星方面还补充说，这些技术提供的超薄封装设计还允许芯片在模具之间有更短的信号路径，以最大限度地提高数据传输速度和能源效率。

三星将为客户提供 X-Cube 的设计方法和流程，以便他们可以开始设计用 EUV 工艺制造的 7nm 和 5nm 芯片。其客户还可以使用三星的制造实验室，可以更快地发现错误，以缩短开发时间。

今年 5 月，三星开始为 5nm 或更小的芯片建立一条新的 EUV 代工生产线，并预计明年全面投入使用。

去年，三星还宣布，到 2030 年将投资 133 万亿韩元，以加强其逻辑芯片业务。