FPGA工程师笔试面试题（三）
1、 给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有 clock的delay,写出决
定最大时钟的因素，同时给出表达式。（威盛VIA 2003.11.06 上海笔试试题）
4、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于关键路径。
6、卡诺图写出逻辑表达式（威盛VIA 2003.11.06 上海笔试试题）
7、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛）
8、画出NOT,NAND,NOR的符号，真值表，还有transistor level的电路。（Infineon笔试）
9、画出CMOS的图，画出tow-to-one mux gate。（威盛VIA 2003.11.06 上海笔试试题）
10、用一个二选一mux和一个inv实现异或。（飞利浦－大唐笔试）
11、画出Y=A*B+C的cmos电路图。（科广试题）
12、用逻辑们和cmos电路实现ab+cd。（飞利浦－大唐笔试）
13、画出CMOS电路的晶体管级电路图，实现Y=A*B+C(D+E)。（仕兰微电子）
14、利用4选1实现F(x,y,z)=xz+yz’。
15、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化简）。
16、给出一个简单的由多个NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。（Infineon笔试）
17、为了实现逻辑（A XOR B）OR （C AND D），请选用以下逻辑中的一种，并说明为什么？
1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR
答案：NAND
18、用与非门等设计全加法器。（华为）
19、给出两个门电路让你分析异同。（华为）
20、用简单电路实现，当A为输入时，输出B波形为…（仕兰微电子）
21、A,B,C,D,E进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E中1的个数比0 多，那么F输出为1，否则F为0），用与非门实现，输入数目没有限制。（未知）
22、用波形表示D触发器的功能。（扬智电子笔试）
23、用传输门和倒向器搭一个边沿触发器。（扬智电子笔试）
24、用逻辑们画出D触发器。（威盛VIA 2003.11.06 上海笔试试题）
参考：
（1）https://blog.csdn.net/qq_37363005/article/details/97890745
（2）https://blog.csdn.net/whm0077/article/details/6141886
（3）https://blog.csdn.net/shanekong/article/details/29638699