春哥笔记
春哥笔记

FPGA直方图均衡化

文章目录

    • 简介
    • 均衡化步骤
    • 系统框图
    • 直方图均衡化效果展示
    • 福利

简介

FPGA数字图像处理系列终于迎来了第二更了，马上要开始写毕业论文了，这次的教程写的比较潦草，不过代码和上位机都是完整的，重点参考了《基于FPGA的数字图像处理原理及应用》的第六章，关于直方图均衡化的原理推到和设计思想可以重点看书，或者自己百度一下。直方图均衡化还是有点难的，需要有一定的基础，

本教程与上期《系统仿真》中的规定有点区别，再次声明一下，为了简化开发难度，这里规定图像格式为6404808bit @60的灰度图，也就是图像分辨率为640*480，一个像素占8个bit，帧率为60.

均衡化步骤

直方图均衡化的公式：
在这里插入图片描述
直方图一共可以分4个步骤实现：

  • 计算出当前图像的直方图H(i)
  • 计算像素直方图累积和
  • 将上式乘以灰度值的最大值
  • 将上式除以图像像素总数，
    也将后两步统称为归一化运算。

系统框图

FPGA直方图均衡化_第1张图片

直方图均衡化效果展示

FPGA直方图均衡化_第2张图片
具体的详细介绍我已经写在pdf文档中了：
FPGA直方图均衡化_第3张图片

福利

为了能及时回复大家，现在获取源码方式如下:
微信扫描下面的二维码关注【春哥笔记】公众号，回复“直方图均衡化”即可Get源码的获取方式：
FPGA直方图均衡化_第4张图片

你可能感兴趣的:(FPGA,直方图均衡化,数字图像处理)

  • 【vivado】debug相关时钟及其约束关系 liuchj04 XilinxSoCFPGAfpga开发
    一、前言在xilinxfpga的degug过程中，经常出现由于时钟不对而导致的观测波形失败，要想能够解决这些问题需要了解其debug的组成环境以及之间的数据流。本文主要介绍debug过程中需要的时钟及各时钟之间的关系。二、debug相关时钟Vivado硬件管理器使用JTAG接口与VivadoDebug内核进行通信，DebugHub在FPGA器件的JTAG边界扫描（BSCAN）接口和VivadoDe
  • 【电路笔记 TMS320C6***DSP】外部存储器接口 A EMIFA向FPGA(作为异步存储器)写入数据的示例 FakeOccupational 硬件和移动端fpga开发笔记
    目录DSP和FPGA的连接DSP端：传输数据给FPGAFPGA端：接收数据EMIFA（ExternalMemoryInterfaceA）的“异步存储器”（AsynchronousMemory）指的是那些不与系统时钟同步进行读写操作的外部存储设备。这类存储器使用特定的控制信号（如芯片选择、输出使能、写使能等）来管理数据传输，而不是依赖于一个全局时钟信号。这意味着数据传输的时机是由控制信号的变化触发的
  • 【国产FPGA入学必备】国产FPGA权威设计指南+配套FPGA图像视频教程 小眼睛FPGA fpga开发
    本原创文章由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处（www.meyesemi.com)一、《国产FPGA权威设计指南》简介为更好地服务广大FPGA工程师和高等学校师生，2025，紫光同创携手金牌方案提供商小眼睛科技，组织了数十位应用技术专家，共同编写《国产FPGA权威设计指南》。本书系统地介绍紫光同创FPGA的开发与应用，详细阐述FPGA开发的各个方面，从基础原
  • FPGA开发，使用Deepseek V3还是R1（2）：V3和R1的区别 LeeConstantine 用Deepseek开发FPGAfpga开发
    以下都是Deepseek生成的答案FPGA开发，使用DeepseekV3还是R1（1）：应用场景FPGA开发，使用DeepseekV3还是R1（2）：V3和R1的区别FPGA开发，使用DeepseekV3还是R1（3）：系统级与RTL级FPGA开发，使用DeepseekV3还是R1（4）：Deepseek参数配置FPGA开发，使用DeepseekV3还是R1（5）：temperature设置FPG
  • 【安路科技FPGA软件TangDynasty】避坑总结和心得 月薪不过亿 fpga开发科技
    前面的话作为为数不多的几个“纯国产化”的FPGA芯片，安路科技的FPGA芯片在军工领域有着很大的号召力。平心而论，安路科技的FPGA只能说够用，在速度越来越快资源越来越丰富的FPGA领域，真正干大活，还得是别家，甚至很多场景下只能用xilinx家或者altera的，哦不，是AMD和INTEL家的。本文主要总结一下在使用安路FPGA以及安路TD软件这些年来踩过的坑、那些反直觉的使用体验以及一些设计心
  • 【PCIE737】基于全高PCIe x8总线的KU115 FPGA高性能硬件加速卡 北京青翼科技 图像处理产品图像处理信号处理人工智能智能硬件
    产品概述PCIE737是一款基于PCIE总线架构的KU115FPGA的12路光纤通道处理平台，该板卡具有1个PCIeGen3x8主机接口、3个QSFP+40G光纤接口，可以实现3路QSFP+40G光纤的数据实时采集、实时缓存与PCIE高速传输。该板卡采用Xilinx的高性能KintexUltraScale系列FPGAXCKU115作为主处理器，板载4组独立的64位DDR4SDRAM超大容量数据缓存
  • 【FMC165】基于 VITA57.1 标准的 2 路 1GSPS 14 位 AD 采集、4 路 2.5G 16 位 DA 回放 FMC 子卡（100%国产化） 北京青翼科技 FMC子卡fpga开发人工智能图像处理信号处理AI编程
    FMC165是一款基于VITA57.1规范标准的，实现2路14-bit、1GSPSADC同步采集，4路16-bit2.5GSPSDAC同步回放功能的FMC子卡模块。该模块可直接与符合VITA57.1标准的FPGA载卡配合使用，板卡ADC器件采用ADI公司的AD9680国产替代品，该芯片具有两个模拟输入通道和4个JESD204B输出数据通道，可用于对高达2GHz的宽带模拟信号进行采样。板卡DAC器件
  • 测量纹波是否合格的标准是什么? CircuitWizard 硬件工程师成长之路硬件工程
    测量纹波是否合格需要结合具体应用场景和技术规范，以下为收集到的详细判断标准及分类说明：一、通用行业标准数字电路基础逻辑电路（如TTL/CMOS）：<100mVpp高速数字电路（DDR/FPGA）：<50mVpp处理器核心供电（如CPU/GPU）：<30mVpp注：高频噪声需额外控制在10mV以下模拟电路运算放大器电源轨：<10mVpp音频电路（DAC/ADC）：<5mVpp高精度传感器供电：<1m
  • FPGA的滤波器设计流程 LeeConstantine 用Deepseek开发FPGAfpga开发
    在FPGA滤波器设计中，合理的流程规划能显著提高设计效率和可靠性。以下是针对数字滤波器设计的结构化开发流程建议：一、设计前期准备阶段1.需求规格化（关键第一步）明确滤波参数：-采样率：100KS/s-截止频率：20KHz（低通）-阻带衰减：>40dB-实时性要求：处理延迟<5个采样周期确定硬件约束：//示例约束模板parameterCLK_FREQ=100_000_000;//100MHz主频pa
  • Xilinx FPGA用于QSFP模块调试的实战指南 不教书的塞涅卡
    本文还有配套的精品资源，点击获取简介：本项目旨在利用XilinxFPGA进行QSFP模块的调试，着重介绍接口设计、PHY层配置、逻辑控制、误码率测试和眼图分析等关键步骤。QSFP作为数据中心和电信网络的高带宽传输解决方案，其调试在100Gbps时代尤为关键。通过此项目，开发者将掌握高速接口调试的核心技能，并提升在光通信系统中应用FPGA的专业能力。1.FPGA在电子设计中的应用1.1FPGA的基本
  • 深入解析：FIR滤波器在FPGA上的设计与实现全流程 king-agic FPGAfpga开发经验分享
    在FPGA中实现FIR（FiniteImpulseResponse）滤波器涉及多个步骤，包括滤波器设计、系数量化、硬件架构设计、HDL（HardwareDescriptionLanguage）编码、综合、布局布线以及验证。1.滤波器设计使用软件工具如MATLAB、Octave或者Python中的SciPy库来设计FIR滤波器。定义滤波器的规格，例如采样频率、截止频率、通带和阻带衰减等。生成滤波器的
  • FPGA开发，使用Deepseek V3还是R1（4）：Deepseek参数配置 LeeConstantine 用Deepseek开发FPGAfpga开发语言模型
    以下都是Deepseek生成的答案FPGA开发，使用DeepseekV3还是R1（1）：应用场景FPGA开发，使用DeepseekV3还是R1（2）：V3和R1的区别FPGA开发，使用DeepseekV3还是R1（3）：系统级与RTL级FPGA开发，使用DeepseekV3还是R1（4）：Deepseek参数配置FPGA开发，使用DeepseekV3还是R1（5）：temperature设置FPG
  • FPGA开发，使用Deepseek V3还是R1（5）：temperature设置 LeeConstantine 用Deepseek开发FPGAfpga开发
    以下都是Deepseek生成的答案FPGA开发，使用DeepseekV3还是R1（1）：应用场景FPGA开发，使用DeepseekV3还是R1（2）：V3和R1的区别FPGA开发，使用DeepseekV3还是R1（3）：系统级与RTL级FPGA开发，使用DeepseekV3还是R1（4）：Deepseek参数配置FPGA开发，使用DeepseekV3还是R1（5）：temperature设置FPG
  • Vivado 约束文件XDC使用经验总结 宁静致远dream FPGA不积跬步
    1.1Vivado约束文件XDC使用经验总结1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）Vivado约束文件XDC使用经验总结；5）结束语。1.1.2本节引言“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。1.1.3FPGA简介FPGA（FieldProgrammableGateA
  • 基于FPGA的数字信号处理（18）--半加器和全加器 孤独的单刀 基于FPGA的数字信号处理fpga开发信号处理Verilog入门定点数Xilinx浮点数DSP
    目录1、前言2、半加器3、全加器4、用半加器实现全加器文章总目录点这里：《基于FPGA的数字信号处理》专栏的导航与说明1、前言在数字系统中，加法运算是最常见的算术运算，同时它也是进行各种复杂运算的基础。2、半加器最简单的加法器叫做半加器（HalfAdder），它将2个输入1bit的数据相加，输出一个2bits的和，和的范围为0~2（10进制）。和的高位也被称为进位（Carry），和的低位则通常被直
  • FPGA中利用fifo时钟域转换---慢时钟域转快时钟域 @晓凡 FPGA学习之路fpga开发
    FPGA中利用fifo时钟域转换—慢时钟域转快时钟域一、时间计算方法FIFO的输入数据的时钟是40MHz，FIFO输出数据取60MHz，刚好是40MHz的1.5倍，将慢时钟域转快时钟域。另外，fifo输出的数据，要输出给上位机，一帧数据要传输640*512=327680个像素数据，要求帧频为100Hz，对应的时间是1/100Hz=10ms，即要求10ms内将327680个数据传输完毕。验证fifo
  • 算力革新引领数字中国智能跃迁 智能计算研究中心 其他
    内容概要算力作为数字经济的核心驱动力，正通过架构创新与场景融合加速重构技术生态。当前算力体系呈现三大演进方向：异构计算突破传统芯片性能瓶颈，实现CPU、GPU、FPGA等多元架构的协同调度；边缘计算推动工业设备、物联网终端等场景的实时响应能力提升，形成“云-边-端”三级计算网络；量子计算则在加密通信、药物研发等领域展现颠覆性潜力，其物理比特操控精度已达实用化临界点。技术方向核心特征典型应用场景异构
  • 【教程4＞第1章＞第4节】FPGA时序图制作小工具 fpga和matlab #fpga开发时序图
    欢迎订阅《★教程1:matlab入门100例》《★教程2:fpga入门100例》《★教程3:simulink入门60例》《★教程4:FPGA/MATLAB/Simulink联合应用开发入门与进阶X例》教程4·目录·目录1.软件版本2.FPGA时序图概述3.FPGA时序图绘制4.视频操作步骤5.总结与展望
  • FPGA三大串行通信接口之UART ritian73 FPGAuartfpga开发
    UART是一种通用串行数据总线，用于异步通信。该总线双向通信，可以实现全双工传输和接收。在嵌入式设计中，UART用于主机与辅助设备通信，如汽车音响与外接AP之间的通信，与PC机通信包括与监控调试器和其它器件，如EEPROM通信。UART通信在使用前需要做多项设置，最常见的设置包括数据位数、波特率大小、奇偶校验类型和停止位数。数据位（Databits）：该参数定义单个UART数据传输在开始到停止期间
  • 高效能计算与高速数据传输的完美结合：飞腾D2000处理器与复旦微双FPGA集成主板 国产化嵌入式平台解决方案 fpga开发linux硬件工程硬件架构pcb工艺嵌入式硬件
    随着数字化转型和高性能计算需求的不断增长，工业、通信、人工智能等领域对硬件平台的性能要求也在不断提升。为应对这些挑战，一款高效能、灵活可扩展的定制主板应运而生，基于飞腾D2000处理器和复旦微FPGA技术，提供了一流的计算能力和高速数据传输能力，成为企业高性能计算与数据处理需求的理想选择。这款主板并非通用的开发板，而是针对特定需求的定制化设计。它更适合那些需要高性能计算、FPGA并行处理或高速通信
  • 超硬核！DeepSeek 全面赋能 FPGA 工程师，实操干货大放送 AI_DL_CODE fpga开发DeepSeek人工智能深度学习AI大语言模型
    摘要：本文聚焦DeepSeek大语言模型在FPGA开发中的实操应用。通过搭建Python通信环境，实现与模型交互，助力FPGA工程师多方面工作。涵盖代码编写与优化，如生成代码框架、获取优化建议；技术文档理解与撰写，像解读复杂文档、辅助撰写报告；问题排查与解决，提供故障诊断思路和解决方案；以及学习与知识拓展，定制学习路径、追踪前沿技术。虽存在挑战，但实操展示了其巨大潜力，为FPGA工程师提供高效工作
  • 彻底理解数字图像处理中的卷积-以Sobel算子为例 守得云开现月明 图像处理图像处理
    链接：原文出处作者：FreeBlues概述卷积在信号处理领域有极其广泛的应用,也有严格的物理和数学定义.本文只讨论卷积在数字图像处理中的应用.在数字图像处理中,有一种基本的处理方法:线性滤波.待处理的平面数字图像可被看做一个大矩阵,图像的每个像素对应着矩阵的每个元素,假设我们平面的分辨率是1024*768,那么对应的大矩阵的行数=1024,列数=768.用于滤波的是一个滤波器小矩阵(也叫卷积核),
  • 基于FPGA的图像拼接处理卡 科恒盛远 fpga开发图像处理硬件工程
    板卡介绍主要功能是实现对6路输入视频信号经过FPGA缩放后，叠加到一路视频中，并通过VGA接口和DVI接口同时显示叠加后的视频。输出可以是任意输入视频的四画面拼接，也可以是任意输入视频的六画面拼接。同时能通过串口接收主机的控制命令，切换显示拼接的形式。板卡照片原理框图实验效果1（六画面）实验效果2（四画面）技术指标☆主要功能：将输入的两路电视视频,两路VGA视频，两路DVI视频，经过FPGA缩放后
  • ADV212图像压缩芯片调试记录一 cjx_csdn fpga开发verilog
    项目场景：最近两个月在调试ADV212芯片，目的是在FPGA平台上采用该芯片实现对图像数据的压缩功能。不得不说，这款芯片是我目前遇到的调试起来“较为”复杂的一款芯片了，光芯片手册就有六部分（1.ADV212；2.ADV202_HIPI_mode；3.ADV212_UserGuide；4.ADV212ProgrammingGuide；5.HIPI_mode_overview；6.TechNote_A
  • 人工智能在fpga的具体应用_FPGA创意人工智能研发 校企合作培养专业人才 墨墨猪 人工智能在fpga的具体应用
    FPGA英特尔®FPGA与人工智能技术培训——成都信息工程大学站人工智能在21世纪初迎来以深度学习与大数据云计算为主导的第三次浪潮，在无人驾驶、医疗保健、工业等多个领域得到广泛应用。随着人工智能理论和技术日益成熟，FPGA在人工智能方面的应用也越来越多，特别对于需要分析大量数据的AI、大数据以及机器学习等研究领域。人工智能与FPGA的灵活应用，对人工智能专业人才培养提出了更高要求。英特尔®FPGA
  • 广州游戏公司招聘4399秋季招聘火热报名中（第二次笔试来了） han_xue_feng java
    诺瓦面经9.4吉比特笔试情况+第三题代码拼多多面经美团产品运营（到家医药电商）已offer拼多多基础电商后端面经8.22拼多多笔试AK有哪些值得计算机专业加入的国企？美团产品运营三面面经#运筹优化(3789)#牛客网上是真的很难找到运筹优化的相关攻略。我这边分析一下22届秋招运筹优傻B美团秋招面试技巧之可问不可问得物golang一面字节跳动FPGA实习面试及基础问题解答地平线一面面经快手的面试为什
  • Linux下VCS与Verdi联合仿真（Verilog与VHDL混仿） 超能力MAX fpga开发
    1.介绍本篇简单介绍一下如何通过VCS与Verdi实现混合仿真，在学习过程中也遇到了很多头疼的问题，因此通过一些例子简要总结一下，当然，也希望对各位小伙伴有所帮助。很多公司ASIC设计所使用的还是更加专业的EDA软件，即Synopsys下的VCS、Verdi这种（Vivado大多针对于自家FPGA），VCS编译速度极快，仿真效率高，Verdi支持信号追溯、无缝增加信号波形等功能。2.使用环境：Li
  • Unlocking SoC Debugging Challenges: Paving the Way for Efficient Prototyping 思尔芯S2C fpga开发FPGA原型验证EDAprototypingVerificationLogicAnalysisSoC
    Aschipdesigncomplexityincreases,integrationscalesexpandandtime-to-marketpressuresgrow,asaresult,designverificationhasbecomeincreasinglychallenging.Inmulti-FPGAenvironments,thecomplexityofdesigndebuggi
  • 解锁SoC “调试”挑战，开启高效原型验证之路 思尔芯S2C fpga开发FPGA原型验证prototypingdebuggingSoC设计嵌入式逻辑分析仪ASIC
    引言：由于芯片设计复杂度的提升、集成规模的扩大，以及产品上市时间要求的缩短，使得设计验证变得更加困难。特别是在多FPGA环境中，设计调试和验证的复杂性进一步增加，传统的调试手段难以满足对高性能、高效率的需求。因此，高效的调试（Debugging）手段在原型验证中显得尤为重要。今天，我们将探讨设计调试的常见方法，涵盖从简单到复杂的多种调试。原型验证为什么重要？随着大规模集成电路设计复杂性的增加，芯片
  • 高密原型验证系统解决方案（上篇） 思尔芯S2C fpga开发FPGA原型验证prototyping设计分割SoC设计TDM设计综合
    0引言随着当今SoC设计规模的快速膨胀，仅仅靠几颗当代最先进的FPGA已经无法满足原型验证的需求。简单的增加系统的容量，会遇到系统时钟复位同步，设计分割以及高速接口和先进Memory控制器IP验证等多重困难。此时，一个商用成熟的能解决以上多重挑战的通用高密原型验证系统方案显得十分有必要。本文主要分析了用户在进行大规模SoC设计原型验证过程中在全局时钟及复位同步，大规模设计分割以及高速接口和先进Me
  • 辗转相处求最大公约数 沐刃青蛟 C++漏洞
    无言面对”江东父老“了，接触编程一年了，今天发现还不会辗转相除法求最大公约数。惭愧惭愧！   为此，总结一下以方便日后忘了好查找。   1.输入要比较的两个数a,b   忽略：2.比较大小（因为后面要的是大的数对小的数做%操作）   3.辗转相除（用循环不停的取余，如a%b,直至b=0）   4.最后的a为两数的最大公约数 &
  • F5负载均衡会话保持技术及原理技术白皮书 bijian1013 F5负载均衡
    一.什么是会话保持？        在大多数电子商务的应用系统或者需要进行用户身份认证的在线系统中，一个客户与服务器经常经过好几次的交互过程才能完成一笔交易或者是一个请求的完成。由于这几次交互过程是密切相关的，服务器在进行这些交互过程的某一个交互步骤时，往往需要了解上一次交互过程的处理结果，或者上几步的交互过程结果，服务器进行下
  • Object.equals方法：重载还是覆盖 Cwind javagenericsoverrideoverload
    本文译自StackOverflow上对此问题的讨论。 原问题链接   在阅读Joshua Bloch的《Effective Java（第二版）》第8条“覆盖equals时请遵守通用约定”时对如下论述有疑问： “不要将equals声明中的Object对象替换为其他的类型。程序员编写出下面这样的equals方法并不鲜见，这会使程序员花上数个小时都搞不清它为什么不能正常工作：” pu
  • 初始线程 15700786134
          暑假学习的第一课是讲线程，任务是是界面上的一条线运动起来。            既然是在界面上，那必定得先有一个界面，所以第一步就是，自己的类继承JAVA中的JFrame，在新建的类中写一个界面，代码如下： public class ShapeFr
  • Linux的tcpdump 被触发 tcpdump
    用简单的话来定义tcpdump，就是：dump the traffic on a network，根据使用者的定义对网络上的数据包进行截获的包分析工具。 tcpdump可以将网络中传送的数据包的“头”完全截获下来提供分析。它支 持针对网络层、协议、主机、网络或端口的过滤，并提供and、or、not等逻辑语句来帮助你去掉无用的信息。 实用命令实例 默认启动 tcpdump 普通情况下，直
  • 安卓程序listview优化后还是卡顿 肆无忌惮_ ListView
    最近用eclipse开发一个安卓app，listview使用baseadapter，里面有一个ImageView和两个TextView。使用了Holder内部类进行优化了还是很卡顿。后来发现是图片资源的问题。把一张分辨率高的图片放在了drawable-mdpi文件夹下，当我在每个item中显示，他都要进行缩放，导致很卡顿。解决办法是把这个高分辨率图片放到drawable-xxhdpi下。 &nb
  • 扩展easyUI tab控件，添加加载遮罩效果 知了ing jquery
    (function () { $.extend($.fn.tabs.methods, { //显示遮罩 loading: function (jq, msg) { return jq.each(function () { var panel = $(this).tabs(&
  • gradle上传jar到nexus 矮蛋蛋 gradle
    原文地址： https://docs.gradle.org/current/userguide/maven_plugin.html configurations {     deployerJars } dependencies {     deployerJars "org.apache.maven.wagon
  • 千万条数据外网导入数据库的解决方案。 alleni123 sqlmysql
    从某网上爬了数千万的数据，存在文本中。 然后要导入mysql数据库。 悲剧的是数据库和我存数据的服务器不在一个内网里面。。 ping了一下， 19ms的延迟。 于是下面的代码是没用的。 ps = con.prepareStatement(sql); ps.setString(1, info.getYear())............; ps.exec
  • JAVA IO InputStreamReader和OutputStreamReader 百合不是茶 JAVA.io操作 字符流
    这是第三篇关于java.io的文章了，从开始对io的不了解-->熟悉--->模糊，是这几天来对文件操作中最大的感受，本来自己认为的熟悉了的，刚刚在回想起前面学的好像又不是很清晰了，模糊对我现在或许是最好的鼓励 我会更加的去学 加油！： JAVA的API提供了另外一种数据保存途径，使用字符流来保存的，字符流只能保存字符形式的流   字节流和字符的难点：a,怎么将读到的数据
  • MO、MT解读 bijian1013 GSM
    MO= Mobile originate，上行，即用户上发给SP的信息。MT= Mobile Terminate，下行，即SP端下发给用户的信息； 上行:mo提交短信到短信中心下行:mt短信中心向特定的用户转发短信，你的短信是这样的，你所提交的短信，投递的地址是短信中心。短信中心收到你的短信后，存储转发，转发的时候就会根据你填写的接收方号码寻找路由，下发。在彩信领域是一样的道理。下行业务：由SP
  • 五个JavaScript基础问题 bijian1013 JavaScriptcallapplythisHoisting
    下面是五个关于前端相关的基础问题，但却很能体现JavaScript的基本功底。 问题1：Scope作用范围 考虑下面的代码：  (function() { var a = b = 5; })(); console.log(b); 什么会被打印在控制台上？  回答：         上面的代码会打印 5。 &nbs
  • 【Thrift二】Thrift Hello World bit1129 Hello world
    本篇，不考虑细节问题和为什么，先照葫芦画瓢写一个Thrift版本的Hello World，了解Thrift RPC服务开发的基本流程   1. 在Intellij中创建一个Maven模块，加入对Thrift的依赖，同时还要加上slf4j依赖，如果不加slf4j依赖，在后面启动Thrift Server时会报错 <dependency>
  • 【Avro一】Avro入门 bit1129 入门
    本文的目的主要是总结下基于Avro Schema代码生成，然后进行序列化和反序列化开发的基本流程。需要指出的是，Avro并不要求一定得根据Schema文件生成代码，这对于动态类型语言很有用。   1. 添加Maven依赖   <?xml version="1.0" encoding="UTF-8"?> <proj
  • 安装nginx+ngx_lua支持WAF防护功能 ronin47
    需要的软件:LuaJIT-2.0.0.tar.gz                   nginx-1.4.4.tar.gz          &nb
  • java-5.查找最小的K个元素-使用最大堆 bylijinnan java
    import java.util.Arrays; import java.util.Random; public class MinKElement { /** * 5.最小的K个元素 * I would like to use MaxHeap. * using QuickSort is also OK */ public static void
  • TCP的TIME-WAIT bylijinnan socket
    原文连接： http://vincent.bernat.im/en/blog/2014-tcp-time-wait-state-linux.html 以下为对原文的阅读笔记 说明： 主动关闭的一方称为local end，被动关闭的一方称为remote end 本地IP、本地端口、远端IP、远端端口这一“四元组”称为quadruplet，也称为socket 1、TIME_WA
  • jquery ajax 序列化表单 coder_xpf Jquery ajax 序列化
       checkbox 如果不设定值，默认选中值为on；设定值之后，选中则为设定的值   <input type="checkbox" name="favor" id="favor" checked="checked"/> $("#favor&quo
  • Apache集群乱码和最高并发控制 cuisuqiang apachetomcat并发集群乱码
    都知道如果使用Http访问，那么在Connector中增加URIEncoding即可，其实使用AJP时也一样，增加useBodyEncodingForURI和URIEncoding即可。 最大连接数也是一样的，增加maxThreads属性即可，如下，配置如下： <Connector maxThreads="300" port="8019" prot
  • websocket dalan_123 websocket
    一、低延迟的客户端-服务器 和 服务器-客户端的连接 很多时候所谓的http的请求、响应的模式，都是客户端加载一个网页，直到用户在进行下一次点击的时候，什么都不会发生。并且所有的http的通信都是客户端控制的，这时候就需要用户的互动或定期轮训的，以便从服务器端加载新的数据。   通常采用的技术比如推送和comet（使用http长连接、无需安装浏览器安装插件的两种方式：基于ajax的长
  • 菜鸟分析网络执法官 dcj3sjt126com 网络
      最近在论坛上看到很多贴子在讨论网络执法官的问题。菜鸟我正好知道这回事情.人道"人之患好为人师" 手里忍不住,就写点东西吧. 我也很忙.又没有MM,又没有MONEY....晕倒有点跑题. OK,闲话少说,切如正题. 要了解网络执法官的原理. 就要先了解局域网的通信的原理. 前面我们看到了.在以太网上传输的都是具有以太网头的数据包. 
  • Android相对布局属性全集 dcj3sjt126com android
    RelativeLayout布局android:layout_marginTop="25dip" //顶部距离android:gravity="left" //空间布局位置android:layout_marginLeft="15dip //距离左边距 // 相对于给定ID控件android:layout_above 将该控件的底部置于给定ID的
  • Tomcat内存设置详解 eksliang jvmtomcattomcat内存设置
    Java内存溢出详解   一、常见的Java内存溢出有以下三种：   1. java.lang.OutOfMemoryError: Java heap space ----JVM Heap（堆）溢出JVM在启动的时候会自动设置JVM Heap的值，其初始空间(即-Xms)是物理内存的1/64，最大空间(-Xmx)不可超过物理内存。 可以利用JVM提
  • Java6 JVM参数选项 greatwqs javaHotSpotjvmjvm参数JVM Options
    Java 6 JVM参数选项大全（中文版）   作者：Ken Wu Email: [email protected] 转载本文档请注明原文链接 http://kenwublog.com/docs/java6-jvm-options-chinese-edition.htm！   本文是基于最新的SUN官方文档Java SE 6 Hotspot VM Opt
  • weblogic创建JMC i5land weblogicjms
    进入 weblogic控制太 1.创建持久化存储 --Services--Persistant Stores--new--Create FileStores--name随便起--target默认--Directory写入在本机建立的文件夹的路径--ok 2.创建JMS服务器 --Services--Messaging--JMS Servers--new--name随便起--Pers
  • 基于 DHT 网络的磁力链接和BT种子的搜索引擎架构 justjavac DHT
    上周开发了一个磁力链接和 BT 种子的搜索引擎 {Magnet & Torrent}，本文简单介绍一下主要的系统功能和用到的技术。 系统包括几个独立的部分： 使用 Python 的 Scrapy 框架开发的网络爬虫，用来爬取磁力链接和种子； 使用 PHP CI 框架开发的简易网站； 搜索引擎目前直接使用的 MySQL，将来可以考虑使
  • sql添加、删除表中的列 macroli sql
    添加没有默认值：alter table Test add BazaarType char(1) 有默认值的添加列：alter table Test add BazaarType char(1) default(0) 删除没有默认值的列：alter table Test drop COLUMN BazaarType 删除有默认值的列：先删除约束（默认值）alter table Test DRO
  • PHP中二维数组的排序方法 abc123456789cba 排序二维数组PHP
    <?php/*** @package     BugFree* @version     $Id: FunctionsMain.inc.php,v 1.32 2005/09/24 11:38:37 wwccss Exp $*** Sort an two-dimension array by some level
  • hive优化之------控制hive任务中的map数和reduce数 superlxw1234 hivehive优化
    一、    控制hive任务中的map数: 1.    通常情况下，作业会通过input的目录产生一个或者多个map任务。 主要的决定因素有： input的文件总个数，input的文件大小，集群设置的文件块大小(目前为128M, 可在hive中通过set dfs.block.size;命令查看到，该参数不能自定义修改)；2. 
  • Spring Boot 1.2.4 发布 wiselyman spring boot
    Spring Boot 1.2.4已于6.4日发布，repo.spring.io and Maven Central可以下载(推荐使用maven或者gradle构建下载)。   这是一个维护版本，包含了一些修复small number of fixes,建议所有的用户升级。   Spring Boot 1.3的第一个里程碑版本将在几天后发布，包含许多
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他