[Synth 8-3331] design data_ram has unconnected port addr[30]

[Synth 8-3331] design data_ram has unconnected port addr[30]
模块定义 wSDO语句前加(* DONT_TOUCH = “1” *) ,防止其被优化。
1、 信号前面将keep hierarchy选择YES ,或者选择soft(在综合时保持层次),这样有利于你从模块中找到你想抓取的信号和信号名不被更改。

2、 信号前面使用 (* KEEP = “{TRUE|FALSE |SOFT}” *),可以防止信号被综合掉,但是无法防止在布局布线的时候优化掉

3、 信号前面使用(* DONT_TOUCH= “{TRUE|FALSE}” *),可以防止信号在综合,以及布局布线的时候被优化掉。

注意: 右边的TRUE|FALSE必须要大写,否则会报错,无法识别TRUE|FALSE为1|0.

你可能感兴趣的:(Verilog,HDL)