串行RapidIO技术简要介绍

1、基本概念
1.1产生背景及什么是RapidIO技术?
嵌入式系统简洁,高效,专用的特点得到了计算机,通信和信息产业的广泛认可。目前,嵌入式系统已成为通信和消费类产品的共同发展方向。RapidIO针对高性能嵌入式系统芯片间和板间互连而设计,是未来十几年中嵌入式系统互连的最佳选择之一。图1展示了RapidIO互连在嵌入式系统中的应用。随着高性能嵌入式系统的不断发展,芯片间及板间互连对带宽、成本、灵活性及可靠性的要求越来越高,传统的互连方式,如处理器总线、PCI总线和以太网,都难以满足新的需求。
串行RapidIO技术简要介绍_第1张图片
1.1.1嵌入式系统市场需求
串行RapidIO技术简要介绍_第2张图片
市场需求:
更高带宽
更低成本
模块化设计、可重用性更好
高速设备(芯片、板、卡及机箱)间标准互连的需求(多主机、对等通信、多个不同操作系统互连)
具备分布式处理能力
更简单的协议栈(软件开销更少、打包效率更高)
1.1.2什么是RapidIO技术?

RapidIO技术是目前世界上第一个、也是惟一的嵌入式系统互连国际标准(iso/iec18372)。因此,atca、amc、utca、vxs、vpx等机械标准规范都已引入RapidIO技术作为板卡间的标准互连技术。目前各厂商主要支持的是2002—2004年间完成的1.2版规范,部分新发布芯片已开始支持2005年6月完成的1.3版规范。

串行RapidIO技术简要介绍_第3张图片

1.2发展历史
串行RapidIO技术简要介绍_第4张图片

1.3RTA(RapidIO行业协会)成员

串行RapidIO技术简要介绍_第5张图片
1.4分类
根据物理层接口标准,可分为并行RapidIO(8/16bits)技术和串行RapidIO(1x/4x) 技术
1.4.1 并行RapidIO(8/16bits)技术
并行RapidIO 8/16 LP-LVDS技术采用并行物理层。其在并行物理层采用IEEE 标准LVDS技术同时发送或接收8/16bits数据、时钟和帧信号。8位接口需要40个信号引脚,16位接口需要76个信号引脚,其传输速率为0.5~2Gbps/link,主要适合于板级互连。
串行RapidIO技术简要介绍_第6张图片
1.4.2 串行RapidIO(1x/4x) 技术
串行RapidIO(1x/4x) 技术采用串行物理层。其在串行物理层采用每个方向上支持一个或四个差分对信号线进行数据传输。1x接口需要4个信号引脚,4x接口需要16个信号引脚,其传输速率每通道为1.25 Gbps、2.5 Gbps和3.125Gbps,主要适合于芯片级、和背板级互连。
串行RapidIO技术简要介绍_第7张图片
2、与传统互连技术的比较
2.1 与以太网技术和4x PCI Express技术的比较
主要从协议数据传输效率,有效带宽等方面进行比较
效率比较如下:
串行RapidIO技术简要介绍_第8张图片
串行RapidIO技术简要介绍_第9张图片
串行RapidIO技术简要介绍_第10张图片
关于如何使用RapidIO核,和具体的配置方法请查看完整的文档,文档下载链接:https://download.csdn.net/download/weiyunguan8611/11223946

你可能感兴趣的:(verilog,SRapidIO)