与非门实验报告

实验二　组合逻辑电路

一、实验目的

1．熟悉Proteus仿真软件的用法。

2．理解加法器/减法器的原理

3. 熟练掌握组合逻辑电路的连接与实现

二、实验要求

1．掌握Proteus仿真软件在Component Mode下的常用元器件及LOGICSTATE和LOGICPROBE用法

2.掌握常用中规模组合逻辑构件的使用---加法器的应用

三．实验元件

74LS86.IEC   4个（异或门）

74LS283      1个

LOGICSTATE    9个（输入端）

LOGICPROBE    4个（输出端）

四．实验原理

 

1.设各字母代表的意思：

A(A0,A1,A2,A3)-------被加数/被减数

B(B0,B1,B2,B3)-------加数/减数

S(S0,S1,S2,S3)-------和数/差数

C0------进位端/借位端

M(M=0实现全加器功能/M=1实现全减器功能)------功能选择端

2.加法器原理

加法器是产生数的和的装置。在电子学中，加法器是一种数位电路，其可进行数字的加法计算。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。 加法器可以用来表示各种数值，如:BCD、加三码，主要的加法器是以二进制作运算。

 

3.实验原理图：

 

 

 

五．实验步骤

1. 查找相关资料，理解加法器的原理

2. 熟悉Proteus仿真软件各元件的用法，能熟练运用Proteus仿真软件

3. 确定该电路需要的元器件，到P库中，添加需要元器件

4. 设计电路构造图，并正确连接，实现其功能

5. 开始运行，查找错误

6. 得出实验正确结果

 

六．实验结果

 

M=1时，全减器功能：

减数				被减数				差数				借位	M=1
B3	B2	B1	B0	A3	A2	A1	A0	S3	S2	S1	S0	C0
0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	0	1	0	1	0	1	0	0	0
0	0	1	1	0	1	0	1	0	0	1	0	0
0	0	1	0	0	1	0	1	0	0	1	1	0
1	0	0	0	1	1	0	0	0	1	0	0	1
1	0	0	1	1	1	0	0	0	0	1	1	1
1	0	1	1	1	1	0	0	0	0	0	1	1
1	1	0	0	1	1	0	0	0	0	0	0	1
1	0	1	0	1	1	0	0	0	0	1	0	1

 

 

M=0时，全加器功能：

加数				被加数				和数				进位	M=0
B3	B2	B1	B0	A3	A2	A1	A0	S3	S2	S1	S0	C0
0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	0	1	0	1	0	1	1	0	0
0	0	1	1	0	1	0	1	1	0	0	0	0
0	1	1	1	0	1	0	1	1	1	0	0	0
1	0	0	0	0	1	0	1	1	1	0	1	1
1	0	1	1	0	1	0	1	0	0	0	0	1
1	0	1	0	1	1	0	0	0	1	1	0	1
1	1	0	0	1	0	0	1	0	1	0	1	1
1	1	1	0	1	0	1	0	1	0	0	0	1

 

七．总结

 

通过构造这个电路图，花了很多时间，也连了很多的电路图，但都是不能正确实现。看了很多遍书，最后发现书上原来有该题的解析，和逻辑图。最终实现M=0,加器功能，M=1，减法器功能。

函数表达式：M=1,S=A⊙B⊙C0

M=0,S=A⊙B⊙C0