qq_38647072
qq_38647072

基于FPGA的GV7600驱动

  最近项目上用到FPGA驱动GV7600输出SDI信号，输出分辨率1920*1080p，首先，了解GV7600芯片的特性功能，按照bt1120协议传输10位Y，Cb，Cr数据；其次，我的项目中用的是10位通道分时复用传输Y，Cb，Cr数据；配置引脚很重要，当初verilog代码写好了，因为硬件引脚配置错误，导致调试一直不通；同时，sof文件也要一直更新，

根据10bit HD模式，在硬件pcb上配置如下4个引脚（红色字体）


信号名称

信号属性

信号说明

Sys_clk

input

系统时钟：30 MHz

Pclk

output

锁相环输出给GV7600时钟：148.5MHZ

Reset

output

GV7600低电平复位1.8ms

Sdi_data

output

输出数据给GV7600

 

 

 

DETECT_TRS

硬件拉高

将H:V:F timing信号嵌入到并行输入数据流

656_BYPASS

硬件拉高

选择video模式

20BIT/10BIT

硬件拉低

选择输入10bit数据位数

RATE_SEL0

硬件拉低

根据分辨率要求

 

 

 

二、10bit1080p时序说明图


定义行计数器时，需要明确每行的总数据和有效数据，总数据和有效数据即（EAV和SAV的起始计数）正确与否决定了是否显示图像，在整个模块代码编写中查阅总数据和有效数据的数值花费了80%的时间，最终在（bt1120文档(P12)：数据流定时规范）中找到确定数值；


10bit复用时，每行有4400个数据，3840个有效数据，故一行中有1920列Y，1920列CbCr，分辨率：1920*1080




你可能感兴趣的:(FPGA)

  • FPGA自学——整体设计思路 Sunrise黎 fpga自学fpga学习
    FPGA自学——整体设计思路1.设计定义写一套硬件描述语言，能够在指定的硬件平台上实现响应的功能根据想要实现的功能进行设定（如：让LED一秒闪烁一次）2.设计输入方法：编写逻辑：使用verilog代码描述逻辑画逻辑图使用IP3.分析综合（EDA）逻辑门级别的电路内容：对所写的逻辑描述的内容进行分析4.功能仿真1.目的：使用专门的仿真工具进行仿真，验证设计的逻辑功能能够实现2.仿真工具：models
  • ADC（Analog-to-Digital Converter，模数转换器）是什么？ Yashar Qian 嵌入式ADCmcu嵌入式硬件
    ADC（Analog-to-DigitalConverter，模数转换器）是什么？ADC（Analog-to-DigitalConverter，模数转换器）是电子系统中一种至关重要的硬件电路或集成模块，它的核心功能是将连续的模拟信号（如电压、电流、温度、压力、声音等物理量转换成的电信号）转换为离散的数字信号（由0和1组成的二进制代码），以便数字系统（如微控制器MCU、处理器CPU、FPGA等）能够
  • 多通路fpga 通信_FPGA高速接口PCIe详解 weixin_39597636 多通路fpga通信
    在高速互连领域中，使用高速差分总线替代并行总线是大势所趋。与单端并行信号(PCI总线)相比，高速差分信号(PCIe总线)可以使用更高的时钟频率，从而使用更少的信号线，完成之前需要许多单端并行数据信号才能达到的总线带宽。PCIe协议基础知识PCI总线使用并行总线结构，在同一条总线上的所有外部设备共享总线带宽，而PCIe总线使用了高速差分总线，并采用端到端的连接方式，因此在每一条PCIe链路中只能连接
  • Verilog实现FPGA串口通信详解 CodeMystic
    本文还有配套的精品资源，点击获取简介：FPGA以其灵活性和高效性在数字信号处理和接口通信领域广泛应用。本文详细介绍了使用Verilog硬件描述语言实现FPGA串口通信的基础知识和设计流程。主要内容涵盖UART协议的理解、Verilog中UART模块的定义和实现、设计流程的步骤以及注意事项。通过掌握这些知识点，读者可以学习如何在FPGA上实现UART串口通信，这一技能对于嵌入式系统设计至关重要。1.
  • FPGA通信设计十问
    1.FFT有什么用？FFT（快速傅里叶变换）是离散傅里叶变换（DFT）的高效实现算法，它的核心作用是快速将信号从时域转换到频域，从而简化信号分析和处理的过程。自然界的信号（如声音、图像、电磁波等）通常以时域形式存在（即随时间变化的波形），但很多特性（如频率成分、谐波分布）在频域中更易分析FFT能快速计算信号中各频率分量的幅值和相位。可以进行频率拆分与实时处理。FFT是“信号的透视镜”，让我们能“看
  • FPGA相关通信问题详解 霖12 fpga开发笔记信号处理信息与通信学习开发语言
    首先感谢大佬@征途黯然.-CSDN博客的就我的上篇文章《FPGA通信设计十问》提出的问题，我在此做出回复一.解释FFT（快速傅里叶变换）如何在FPGA的IP核中高效实现FFT作为将时域信号转换为频域的核心算法，其在FPGA中的高效实现依赖于硬件架构与算法特性的深度适配。1.流水线架构：提升吞吐量FFT的核心是“蝶形运算”，其计算过程可分解为log2(N)级（N为FFT点数），每级包含N/2次蝶形运
  • 神经网络项目--基于FPGA的AI简易项目（1-9图片数字识别） 霖12 深度学习pytorch神经网络fpga开发人工智能机器学习
    1.训练MNIST模型importtorch#导入pytorch核心库importtorch.nnasnn#神经网络模块，如卷积层importtorch.optimasoptim#优化器fromtorchvisionimportdatasets,transforms#数据集与图像预处理工具#定义CNN模型classSimpleCNN(nn.Module):#PyTorch库中所有神经网络的“基础模
  • 16路串口光纤通信FPGA项目实现指南 - 第二部分（上） 无证驾驶梁嗖嗖 FPGAfpga开发
    16路串口光纤通信FPGA项目实现指南-第二部分（上）四、Aurora通信接口实现4.1Aurora顶层模块设计文件位置：uart_fiber.srcs/sources_1/new/aurora_top.vmoduleaurora_top(inputinit_clk,//初始化时钟（通常为50MHz）outputuser_clk_i,//Aurora用户时钟输出outputCHANNEL_UP,/
  • FPGA中建立时间与保持时间以及应用 Mr.zhang_FPGA FPGAverilog建立时间保持时间FPGA时序
    FPGA中建立时间与保持时间以及应用建立时间与保持时间的概念触发器中的建立时间与保持时间寄存器级建立时间与保持时间建立时间保持时间模型相关时序参数建立时间保持时间实际应用解决时序问题的一些方法建立时间与保持时间的概念对于数字系统而言，建立时间（setuptime）与保持时间（holdtime）是基础，数字系统的稳定性绝大部分都取决与系统是否满足这两个条件，很多人都只是知道两者的概念如：建立时间：信
  • [email protected]: Permission denied (publickey). 摸鱼的杰德 Gitgitgithub
    摘要：记录新电脑需要clone和push代码到GitHuberror：Cloninginto'FPGA_common'…[email protected]:Permissiondenied(publickey).fatal:Couldnotreadfromremoterepository.遇到的这个错误信息：[email protected]:Permissiondenied(publickey).fatal
  • FPGA芯片厂商及关键的开发测试工具 Chip Design xPUChipDesignfpga开发
    以下是结合2025年技术动态整理的。一、FPGA芯片主要厂商及产品系列厂商芯片系列典型特点目标市场AMD/XilinxVersal,Kintex,Artix,Zynq高性能异构计算（AI引擎+FPGA+CPU）数据中心、5G、航空航天Intel(Altera)Stratix,Arria,Agilex,Cyclone高带宽内存集成（HBM），支持CXL协议网络加速、边缘计算LatticeCertus
  • （34）FPGA原语设计（BUFGMUX） 宁静致远dream FPGA就业技能ux开发语言r语言
    （34）FPGA原语设计（BUFGMUX）1.1目录1）目录2）FPGA简介3）VerilogHDL简介4）FPGA原语设计（BUFGMUX）5）结语1.2FPGA简介FPGA（FieldProgrammableGateArray）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门
  • AUTOSAR汽车电子嵌入式编程精讲300篇-基于 FPGA 的 CAN 控制器设计与验证（续） 格图素书 汽车fpga开发
    目录3CAN控制器的设计3.1CAN的模块构成3.2CPI模块3.2.1CPI模块总设计3.2.2位时序设计3.2.3发送模块设计3.2.4接收模块设计3.2.5错误处理模块设计3.2.6过载帧模块设计3.3CAN控制器的操作模式4CAN控制器的验证4.1基于Vivado软件的CAN控制器仿真4.1.1CAN控制器配置及地址打包4.1.2其余端口配置说明4.1.3Testbench编写说明4.1.
  • FPGA小白到项目实战：Verilog+Vivado全流程通关指南（附光学类岗位技能映射） 阿牛的药铺 算法移植部署fpga开发verilog
    FPGA小白到项目实战：Verilog+Vivado全流程通关指南（附光学类岗位技能映射）引言：为什么这个FPGA入门路线能帮你快速上岗？本文设计了一条**"Verilog语法→工具链操作→光学项目实战→岗位技能对标"的阶梯式学习路径。不同于泛泛而谈的FPGA教程，我们聚焦光学类产品开发**核心能力（时序接口设计、图像处理算法移植、高速接口应用），通过3个递进式项目（从LED闪烁到图像边缘检测），
  • PyTorch & TensorFlow速成复习：从基础语法到模型部署实战（附FPGA移植衔接） 阿牛的药铺 算法移植部署pytorchtensorflowfpga开发
    PyTorch&TensorFlow速成复习：从基础语法到模型部署实战（附FPGA移植衔接）引言：为什么算法移植工程师必须掌握框架基础？针对光学类产品算法FPGA移植岗位需求（如可见光/红外图像处理），深度学习框架是算法落地的"桥梁"——既要用PyTorch/TensorFlow验证算法可行性，又要将训练好的模型（如CNN、目标检测）转换为FPGA可部署的格式（ONNX、TFLite）。本文采用"
  • FPGA 设计中的 “Create HDL Wrapper“ 和 “Generating Output Products“ 的区别 行者.................. fpga开发
    CreateHDLWrapper(创建HDL包装器)目的：为顶层设计模块（通常是BlockDesign/IPIntegrator设计）创建一个HDL包装文件功能：将图形化/框图设计的BlockDesign转换为可综合的HDL代码（Verilog或VHDL）创建一个顶层模块，将所有IP核和连接实例化使用场景：当使用IPIntegrator创建BlockDesign后需要将图形化设计转换为HDL代码以
  • STM32与FPGA用FMC进行通讯 weixin_43554366 单片机stm32fpga物联网人工智能
    stm32正常按读写SDRAM进行配置，FPGA进行信号采集。FPGA信号采集发现SDWNE是高但H7手册上时序显示是低，造成无法像FPGA模拟的SDRAM无法写入数据FPGA采集信号应该在时钟下降沿，上升沿采集，数据会发生错误。
  • Xilinx Vivado开发环境快速导出hdf文件（bat批处理）
    XilinxFPGA使用Vivado开发环境创建MicroBlaze软核或ZYNQPS侧SDK逻辑工程时，需要FPGA侧搭建的硬件平台文件，即hdf文件，常规方式是编译完成生成bit流文件后，通过File->Export->ExportHardware菜单来导出，在弹出的菜单再选择要导出的路径和文件名称等，这个过程比较繁琐，通过观察TCL终端窗口：update_compile_order-file
  • Xilinx系FPGA学习笔记（三）Vivado的仿真及ILA使用 贾saisai FPGA学习fpga开发学习笔记
    系列文章目录文章目录系列文章目录前言仿真验证（类似modelsim）ILA在线调试工具添加ILAILA的例化ILA的使用前言接着学习vivado的使用方法仿真验证（类似modelsim）首先类似添加.v文件的方法，在File-AddSource中选择Addorcreatesimulationsources或者直接在Sources里面选就行然后就编写testbench，类似之前介绍的modelsim
  • FPGA 47 ，MIG 内存接口生成器深度解析（ FPGA 中的 MIG 技术 ） 北城笑笑 fpga开发fpga
    目录前言一、基础理论1.1MIG介绍1.2结构框架1.2.1主要模块①用户接口层（UserInterfaceLayer）②控制逻辑层（ControLogicLayer）③校准逻辑（CalibrationLogic）④初始化与时序控制（Initialization&TimingControl）⑤物理层接口（PHY–PhysicalLayer）⑥IO引脚驱动（引脚分配与IO配置：Pinout&IOSt
  • 基于FPGA的数字密码锁 阿智605 fpga开发notepad++
    基于FPGA的数字密码锁顶层文件modulelock(inputclk,//时钟inputrst_n,//复位input[3:0]number_in,//输入inputkey_open1,inputkey_lock1,//inputkey_reset1,outputbeep,//蜂鸣器outputlock_flag,//锁标志位output[3:0]dtube_cs_n,//7段数码管位选信号ou
  • 基于FPGA的设计：简易电子密码锁嵌入式实现 程序员杨弋 嵌入式开发fpga开发嵌入式
    简介：本文介绍了如何使用FPGA（现场可编程逻辑门阵列）来设计和实现一款简易的电子密码锁。电子密码锁是一种常见的安全访问控制系统，通过输入正确的密码来解锁。嵌入式系统采用FPGA作为核心处理器，结合适当的外设和编程逻辑，能够实现密码输入、验证和控制功能。本文将详细介绍电子密码锁的设计和源代码。设计原理：输入设备：本设计采用数字键盘作为密码输入设备。数字键盘通过FPGA的GPIO（通用输入输出）引脚
  • 多通路fpga 通信_FMC与FPGA双口ram通讯 weixin_39796752 多通路fpga通信
    硬件环境：ARM+FPGA通过FMC互联，STM32F767和EP4CE15F23I7FMC设置,STM的系统时钟HCLK为216MHz1/*FMCinitializationfunction*/2voidMX_FMC_Init(void)3{4FMC_NORSRAM_TimingTypeDefTiming;56/**PerformtheNOR1memoryinitializationsequen
  • [硬件接口]HDMI和DP 区别
    DisplayPort和HDMI在FPGA应用场景的实现使用与区别概述DisplayPort（DP）和HDMI是两种主流的数字音视频接口，广泛应用于视频传输场景。在FPGA（现场可编程门阵列）应用中，DP和HDMI常用于视频处理、显示驱动和高带宽数据传输。本文档比较两者在FPGA实现中的使用方式、应用场景及主要区别，并以Markdown格式呈现。1.FPGA实现概述1.1DisplayPort在F
  • [FPGA工具]FPGA 文件格式转换工具 S＆Z3463 FPGA开发工具fpga开发
    SZFPGA文件格式转换工具概述SZFPGA文件格式转换工具（版本V1.0.0）是一款专为FPGA文件格式转换设计的工具，旨在帮助用户将基于Vivado的FPGA文档格式转换为适用于XilinxVivado工具链的格式。本工具支持多种FPGA文档格式的转换，包括BIT转BIN、BIT转MCS、MCS转BIN以及SPIFlash加载等功能。本文档将详细介绍工具的主要功能、使用需求、转换要求、SPI使
  • [FPGA AXI IP] AXI Crossbar
    AXICrossbarIP详细介绍概述AXICrossbar是属于AXIInterconnectIPSuite的一部分，专为AXI4、AXI3和AXI4-Lite协议设计，提供多个AXI主设备（Master）和从设备（Slave）之间的灵活互联功能。它通过交叉开关（Crossbar）架构实现高效的数据路由，支持多主多从的点对点连接，广泛应用于FPGA和SoC系统设计，特别是在需要复杂AXI总线互联
  • [AXI] AXI Interconnect
    AXIInterconnectIP详细介绍概述AXIInterconnect专为AXI4、AXI3和AXI4-Lite协议设计，提供多个AXI主设备（Master）和从设备（Slave）之间的灵活互联功能。它通过模块化架构实现高效的数据路由、协议转换、数据宽度转换和时钟域转换，广泛应用于FPGA和SoC系统设计，特别是在需要复杂AXI总线互联的场景，如多核处理器系统、视频处理、网络通信和硬件加速器
  • [FPGA Video IP] Video Processing Subsystem S＆Z3463 FPGAVideoIPfpga开发tcp/ip网络协议Video
    XilinxVideoProcessingSubsystemIP(PG231)详细介绍概述XilinxLogiCORE™IPVideoProcessingSubsystem(VPSS)（PG231）是一个高度可配置的视频处理模块，设计用于在单一IP核中集成多种视频处理功能，包括缩放（Scaling）、去隔行（Deinterlacing）、颜色空间转换（ColorSpaceConversion,CS
  • 基于FPGA的二维FFT实现 廉连曼
    基于FPGA的二维FFT实现【下载地址】基于FPGA的二维FFT实现本项目提供了一种基于FPGA的高效二维FFT实现方案，专为数字信号处理和图像处理领域设计。通过并行使用两个一维FFT单元，本方案显著提升了二维FFT变换的计算效率，并基于Xilinx的FFTIP核，确保易于集成到其他FPGA设计中。该方案适用于各类频谱分析场景，尤其适合图像处理系统。经过Verilog编程和Modelsim仿真测试
  • FPGA电子系统设计项目实战VHDL语言第2版王振红：深入掌握FPGA设计 姜奇惟Sparkling
    FPGA电子系统设计项目实战VHDL语言第2版王振红：深入掌握FPGA设计【下载地址】FPGA电子系统设计项目实战VHDL语言第2版王振红这是一本专注于FPGA电子系统设计的实战指南，适合初学者和进阶开发者。全书共11章，从FPGA设计基础到VHDL语言应用，再到综合电子系统设计实例，内容全面且实用。通过深入浅出的讲解，读者不仅能掌握FPGA设计方法，还能具备实际应用能力。书中详细介绍了Quart
  • 枚举的构造函数中抛出异常会怎样 bylijinnan javaenum单例
    首先从使用enum实现单例说起。 为什么要用enum来实现单例？ 这篇文章（ http://javarevisited.blogspot.sg/2012/07/why-enum-singleton-are-better-in-java.html）阐述了三个理由： 1.enum单例简单、容易，只需几行代码： public enum Singleton { INSTANCE;
  • CMake 教程 aigo C++
    转自：http://xiang.lf.blog.163.com/blog/static/127733322201481114456136/   CMake是一个跨平台的程序构建工具，比如起自己编写Makefile方便很多。 介绍：http://baike.baidu.com/view/1126160.htm 本文件不介绍CMake的基本语法，下面是篇不错的入门教程： http:
  • cvc-complex-type.2.3: Element 'beans' cannot have character Cb123456 springWebgis
      cvc-complex-type.2.3: Element 'beans' cannot have character     Line 33 in XML document from ServletContext resource [/WEB-INF/backend-servlet.xml] is i
  • jquery实例:随页面滚动条滚动而自动加载内容 120153216 jquery
    <script language="javascript"> $(function (){ var i = 4;$(window).bind("scroll", function (event){ //滚动条到网页头部的 高度，兼容ie,ff,chrome var top = document.documentElement.s
  • 将数据库中的数据转换成dbs文件 何必如此 sqldbs
    旗正规则引擎通过数据库配置器（DataBuilder）来管理数据库，无论是Oracle，还是其他主流的数据都支持，操作方式是一样的。旗正规则引擎的数据库配置器是用于编辑数据库结构信息以及管理数据库表数据，并且可以执行SQL 语句，主要功能如下。 1)数据库生成表结构信息：         主要生成数据库配置文件(.conf文
  • 在IBATIS中配置SQL语句的IN方式 357029540 ibatis
    在使用IBATIS进行SQL语句配置查询时，我们一定会遇到通过IN查询的地方，在使用IN查询时我们可以有两种方式进行配置参数：String和List。具体使用方式如下： 1.String:定义一个String的参数userIds，把这个参数传入IBATIS的sql配置文件，sql语句就可以这样写： <select id="getForms" param
  • Spring3 MVC 笔记（一） 7454103 springmvcbeanRESTJSF
             自从 MVC 这个概念提出来之后 struts1.X  struts2.X   jsf 。。。。。 这个view 层的技术一个接一个！ 都用过！不敢说哪个绝对的强悍！ 要看业务，和整体的设计！      最近公司要求开发个新系统！
  • Timer与Spring Quartz 定时执行程序 darkranger springbean工作quartz
    有时候需要定时触发某一项任务。其实在jdk1.3，java sdk就通过java.util.Timer提供相应的功能。一个简单的例子说明如何使用，很简单： 1、第一步，我们需要建立一项任务，我们的任务需要继承java.util.TimerTask package com.test; import java.text.SimpleDateFormat; import java.util.Date;
  • 大端小端转换，le32_to_cpu 和cpu_to_le32 aijuans C语言相关
    大端小端转换，le32_to_cpu 和cpu_to_le32  字节序 http://oss.org.cn/kernel-book/ldd3/ch11s04.html         小心不要假设字节序. PC 存储多字节值是低字节为先(小端为先, 因此是小端), 一些高级的平台以另一种方式(大端)
  • Nginx负载均衡配置实例详解 avords
    [导读] 负载均衡是我们大流量网站要做的一个东西，下面我来给大家介绍在Nginx服务器上进行负载均衡配置方法，希望对有需要的同学有所帮助哦。负载均衡先来简单了解一下什么是负载均衡，单从字面上的意思来理解就可以解 负载均衡是我们大流量网站要做的一个东西，下面我来给大家介绍在Nginx服务器上进行负载均衡配置方法，希望对有需要的同学有所帮助哦。 负载均衡 先来简单了解一下什么是负载均衡
  • 乱说的 houxinyou 框架敏捷开发软件测试
    从很久以前，大家就研究框架，开发方法，软件工程，好多！反正我是搞不明白！ 这两天看好多人研究敏捷模型，瀑布模型！也没太搞明白. 不过感觉和程序开发语言差不多， 瀑布就是顺序，敏捷就是循环. 瀑布就是需求、分析、设计、编码、测试一步一步走下来。而敏捷就是按摸块或者说迭代做个循环，第个循环中也一样是需求、分析、设计、编码、测试一步一步走下来。 也可以把软件开发理
  • 欣赏的价值——一个小故事 bijian1013 有效辅导欣赏欣赏的价值
    　　第一次参加家长会，幼儿园的老师说："您的儿子有多动症，在板凳上连三分钟都坐不了，你最好带他去医院看一看。"　　回家的路上，儿子问她老师都说了些什么，她鼻子一酸，差点流下泪来。因为全班30位小朋友，惟有他表现最差；惟有对他，老师表现出不屑，然而她还在告诉她的儿子："老师表扬你了，说宝宝原来在板凳上坐不了一分钟，现在能坐三分钟。其他妈妈都非常羡慕妈妈，因为全班只有宝宝
  • 包冲突问题的解决方法 bingyingao eclipsemavenexclusions包冲突
    包冲突是开发过程中很常见的问题： 其表现有： 1.明明在eclipse中能够索引到某个类，运行时却报出找不到类。 2.明明在eclipse中能够索引到某个类的方法，运行时却报出找不到方法。 3.类及方法都有，以正确编译成了.class文件，在本机跑的好好的，发到测试或者正式环境就 抛如下异常： java.lang.NoClassDefFoundError: Could not in
  • 【Spark七十五】Spark Streaming整合Flume-NG三之接入log4j bit1129 Stream
    先来一段废话： 实际工作中，业务系统的日志基本上是使用Log4j写入到日志文件中的，问题的关键之处在于业务日志的格式混乱，这给对日志文件中的日志进行统计分析带来了极大的困难，或者说，基本上无法进行分析，每个人写日志的习惯不同，导致日志行的格式五花八门，最后只能通过grep来查找特定的关键词缩小范围，但是在集群环境下，每个机器去grep一遍，分析一遍，这个效率如何可想之二，大好光阴都浪费在这上面了
  • sudoku solver in Haskell bookjovi sudokuhaskell
    这几天没太多的事做，想着用函数式语言来写点实用的程序，像fib和prime之类的就不想提了（就一行代码的事），写什么程序呢？在网上闲逛时发现sudoku游戏，sudoku十几年前就知道了，学生生涯时也想过用C/Java来实现个智能求解，但到最后往往没写成，主要是用C/Java写的话会很麻烦。   现在写程序，本人总是有一种思维惯性，总是想把程序写的更紧凑，更精致，代码行数最少，所以现
  • java apache ftpClient bro_feng java
    最近使用apache的ftpclient插件实现ftp下载，遇见几个问题，做如下总结。 1. 上传阻塞，一连串的上传，其中一个就阻塞了，或是用storeFile上传时返回false。查了点资料，说是FTP有主动模式和被动模式。将传出模式修改为被动模式ftp.enterLocalPassiveMode();然后就好了。 看了网上相关介绍，对主动模式和被动模式区别还是比较的模糊，不太了解被动模
  • 读《研磨设计模式》-代码笔记-工厂方法模式 bylijinnan java设计模式
    声明： 本文只为方便我个人查阅和理解，详细的分析以及源代码请移步 原作者的博客http://chjavach.iteye.com/ package design.pattern; /* * 工厂方法模式：使一个类的实例化延迟到子类 * 某次，我在工作不知不觉中就用到了工厂方法模式（称为模板方法模式更恰当。2012-10-29）： * 有很多不同的产品，它
  • 面试记录语 chenyu19891124 招聘
    或许真的在一个平台上成长成什么样，都必须靠自己去努力。有了好的平台让自己展示，就该好好努力。今天是自己单独一次去面试别人，感觉有点小紧张，说话有点打结。在面试完后写面试情况表，下笔真的好难，尤其是要对面试人的情况说明真的好难。 今天面试的是自己同事的同事，现在的这个同事要离职了，介绍了我现在这位同事以前的同事来面试。今天这位求职者面试的是配置管理，期初看了简历觉得应该很适合做配置管理，但是今天面
  • Fire Workflow 1.0正式版终于发布了 comsci 工作workflowGoogle
    Fire Workflow 是国内另外一款开源工作流，作者是著名的非也同志，哈哈.... 官方网站是 http://www.fireflow.org 经过大家努力,Fire Workflow 1.0正式版终于发布了 正式版主要变化: 1、增加IWorkItem.jumpToEx(...)方法，取消了当前环节和目标环节必须在同一条执行线的限制，使得自由流更加自由 2、增加IT
  • Python向脚本传参 daizj python脚本传参
    如果想对python脚本传参数，python中对应的argc, argv(c语言的命令行参数)是什么呢？ 需要模块：sys 参数个数：len(sys.argv) 脚本名：    sys.argv[0] 参数1：     sys.argv[1] 参数2：     sys.argv[
  • 管理用户分组的命令gpasswd dongwei_6688 passwd
    NAME： gpasswd - administer the /etc/group file SYNOPSIS： gpasswd group gpasswd -a user group gpasswd -d user group gpasswd -R group gpasswd -r group gpasswd [-A user,...] [-M user,...] g
  • 郝斌老师数据结构课程笔记 dcj3sjt126com 数据结构与算法
    <<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<<
  • yii2 cgridview加上选择框进行操作 dcj3sjt126com GridView
    页面代码 <?=Html::beginForm(['controller/bulk'],'post');?> <?=Html::dropDownList('action','',[''=>'Mark selected as: ','c'=>'Confirmed','nc'=>'No Confirmed'],['class'=>'dropdown',])
  • linux mysql fypop linux
    enquiry mysql version in centos linux yum list installed | grep mysql yum -y remove mysql-libs.x86_64 enquiry mysql version in yum repositoryyum list | grep mysql oryum -y list mysql* install mysq
  • Scramble String hcx2013 String
    Given a string s1, we may represent it as a binary tree by partitioning it to two non-empty substrings recursively. Below is one possible representation of s1 = "great":
  • 跟我学Shiro目录贴 jinnianshilongnian 跟我学shiro
    历经三个月左右时间，《跟我学Shiro》系列教程已经完结，暂时没有需要补充的内容，因此生成PDF版供大家下载。最近项目比较紧，没有时间解答一些疑问，暂时无法回复一些问题，很抱歉，不过可以加群（334194438/348194195）一起讨论问题。     ----广告-----------------------------------------------------
  • nginx日志切割并使用flume-ng收集日志 liyonghui160com
         nginx的日志文件没有rotate功能。如果你不处理，日志文件将变得越来越大，还好我们可以写一个nginx日志切割脚本来自动切割日志文件。第一步就是重命名日志文件，不用担心重命名后nginx找不到日志文件而丢失日志。在你未重新打开原名字的日志文件前，nginx还是会向你重命名的文件写日志，linux是靠文件描述符而不是文件名定位文件。第二步向nginx主
  • Oracle死锁解决方法 pda158 oracle
    　select p.spid,c.object_name,b.session_id,b.oracle_username,b.os_user_name from v$process p,v$session a, v$locked_object b,all_objects c where p.addr=a.paddr and a.process=b.process and c.object_id=b.
  • java之List排序 shiguanghui list排序
       在Java Collection Framework中定义的List实现有Vector，ArrayList和LinkedList。这些集合提供了对对象组的索引访问。他们提供了元素的添加与删除支持。然而，它们并没有内置的元素排序支持。 　　你能够使用java.util.Collections类中的sort()方法对List元素进行排序。你既可以给方法传递
  • servlet单例多线程 utopialxw 单例多线程servlet
    转自http://www.cnblogs.com/yjhrem/articles/3160864.html 和   http://blog.chinaunix.net/uid-7374279-id-3687149.html Servlet 单例多线程 Servlet如何处理多个请求访问？Servlet容器默认是采用单实例多线程的方式处理多个请求的：1.当web服务器启动的
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他