RISC-V 开源 IP 大全

最近开始研究 RISC-V 设计，从指令集架构开始，到数据通路，到控制通路，来实现整个 RISC-V CPU 甚至是 RISC-V SoC 的设计。

先来研究一下所有的 RISC-V 开源 IP 以及对应的开发板：

SiFive（上海赛昉科技有限公司）：Arty A7 35T、Arty A7 100T、Nexys A7/ Nexys 4 DDR、Nexys Video、Genesys 2

Ariane（瑞士苏黎世理工学院开源项目）：Nexys Video、Genesys 2

Hummingbird 203（武汉芯来科技）：Arty A7 35T、Arty A7 100T

LowRISC（剑桥大学开源项目）：Nexys A7/ Nexys 4 DDR

OpenTitan（谷歌开源项目）：Nexys Video A7

Rocket-Chip（伯克利大学开源项目）：Zybo Z7

PULPino（瑞士苏黎世理工开源项目）：Zybo Z7

以及网上博客和个人网站中，还有个人写的小型 RISC-V CPU 也可以参考。