抽取和内插处理

以下内容来自：数字滤波器的MATLAB与FPGA实现--杜勇

抽取：当信号的抽样数据量太大时，为了减少数据量，我们将抽样数据量每隔（D-1）个取一个，D就是抽样因子。

一般在AD采样之后执行抽取操作。

数字信号的频率是周期性的，且周期等于数据的采样频率。整数倍抽取相当于降低了采样频率，也就是说将数字信号的频谱周期降低了1/D。注意：抽取后的采样频率降低了1/D，而原有模拟信号的最高频率并不会减小，这就容易知道频率混叠（抽样后不满足采样定理了），所以在抽取之前需要加一级滤波器，使得信号的最高频率小于等于原有最高频率的1/D。

内插：在已知的抽样点之间插入（I-1）个零值，然后在经过低通滤波器，得到I倍内插。内插之后，采样频率增加了I倍。

例子：

 

 

 

 

所以在内插之后需要加一级低通滤波器，其截止频率是1/I的原有采样频率

当采样率远大于信号频率，频带外部有噪声的情况下，抽取和内插增加抗混叠滤波器主要是为了提高信噪比