ise封装IP

开发环境ISE14.7

本次封装的是一个串口模块

1、将需要封装达到模块设为顶层

2、将UFC约束文件去使能,

3、综合前去掉Add I/O Buffers 

ise封装IP_第1张图片

4、点击综合,生成.ngc文件

5、创建一个顶层文件,包含.ngc文件的输入输出端口,

注意新创建的文件名和模块名与.ngc文件名称保持一致,不用例化.ngc文件

module uart_ip     

(
	input clk, //系统时钟 50MHz,或者100Mhz,和clk_freq对应
	input rst_n, //低电平复位
	// bound rate 
	input wire [27:0] baud_rate,
	input [27:0] clk_freq, // 系统时钟频率 ,单位hz
	//fifo tx 
	input fifo_wr_clk_tx_uart,
	input fifo_wreq_tx_uart,
	input [7:0] fifo_data_tx_uart,
	output fifo_prog_full_tx_uart,
	output fifo_full_tx_uart,
	//rx
	output rx_rd_en,
	output [7:0] rx_d,    
   
	input uart_rx, //uart 发送信号
	output uart_tx //

你可能感兴趣的:(FPGA,ISE封装IP,ISE将vhl代码封装IP)