ise verilog 基于RS232的串口通信 数据回环 (一)：模块设计

接口特性可以查看以下这篇文章：

https://blog.csdn.net/baijingdong/article/details/20460019

首先我们先建立以下模块：

 其中po_data[7:0]:将输入的一个串行数据转换为一个并行数据。

 po_flag:数据标志信号为高电平时，并行数据可以被使用。

pi_data和pi_flag同理。

                                                           最后我们来例化这三个模块