1，Xilinx Vivado XDC约束简介

微信公众号：FPGA动力联盟

博主微信号：fpga_start

在了解xilinx公司的XDC约束之前，我们应该先大概了解Tcl和SDC这两个名称的概念。

那么，什么是Tcl呢？

Tcl，行业内读为“tickle，梯克儿”，英文全称为Tool Command Language，是一种脚本语言，一种基于字符串的命令语言，更是一种解释性语言。所谓解释性语言，是指其不像其它高级语言一样需要通过编译和联结，它可直接对每条语句进行顺序解释、执行。Tcl语言具有两大特征：

1. 所有结构都是一条命令，包括语法结构（如for，if等）；
2. 所有数据类型都可以被视为字符串（基于字符串的命令语言）；

Xilinx公司将Tcl语言融入了其vivado套件中，形成了专用的vivado Tcl。Vivado系列文档ug894和ug835对Tcl用法有详细的介绍，咱们可以随时查阅。博主在百度个人网盘也分享了这两份文档：

链接：https://pan.baidu.com/s/1nYOOIpRJiKZ_edIRronJlQ

提取码：bqb6

那么，什么是SDC呢？

SDC是Synopsys Design Constraints的简称。该设计约束最早由Synopsys公司提出，目前已成为业界统一的时序约束规范，专门用于ASIC、FPGA等芯片开发和设计时的时序、面积和功耗等约束设计，并且SDC约束的所有命令都遵循上文提到的Tcl语法规则。

SDC目前最详细的英文原版教程也分享给大家。京东上也有国内专家翻译后的版本，英文比较吃力的朋友们可以先对照中文版学习：

链接：https://pan.baidu.com/s/1eiLHIVbPJCWe0zz5u86MVA

提取码：u0bt

接下来，我们再来说说xilinx公司的XDC约束。

Xilinx的新一代设计套件Vivado中引入了全新的约束文件 XDC，在很多规则和技巧上都跟上一代产品 ISE 中支持的 UCF约束大不相同。XDC 是 Xilinx Design Constraints 的简写，其时序约束语法基本上来源于上文提到的SDC(SDC version 1.9)约束。可以这么说， XDC约束实际上就是SDC约束和Xilinx 专有物理约束的组合，XDC所有命令同样都遵循上文提到的Tcl语法规则。 SDC、XDC跟 Vivado Tcl 的关系如下图所示：

Vivado的官方XDC约束教程主要包括ug903和ug945，有兴趣的朋友可以下载查阅。博主在百度个人网盘也分享了这两份文档：

链接：https://pan.baidu.com/s/1Eu6o8Si9qsnLJ3g0F4hajg

提取码：7zj5

在了解xilinx的XDC约束相关背景后，咱们接下来就一起进入XDC相关知识的学习吧~