ZYNQ芯片底层结构

开发ZYNQ时了解它的底层是有一定帮助的。那么它的底层是啥样呢？

1、总览
它的每一个bank所包含的元素都是相同的

2、bank4

1）bank中包含1个PLL、1个MMCM、若干IO、IDELAY、ODELAY、IN_FIFO、OUT_FIFO、BUFR、BUFIO、DSP48、SLICE、BRAM、BUFH、BUFG等。

2）每个bank都是上下对称的（所含元素相同）。

3）每个bank中只有两个时钟管理器，如果想用的更多就需要跨bank了。

4）对输入/输出信号处理的元素，如IDELAY2、ODELAY2、BUFR等都是离IO最近的硬件资源，如果想利用这些资源最好在输入输出的时候调用。

5）BUFG在芯片中间且纵向贯穿整个芯片。调用它时时钟布线会很长，但好在它的延时很小。

6）BUFH在芯片的上下两部分，它水平贯穿芯片。

3、延迟逻辑

当应用延迟逻辑时就会应用IDELAY2、ODELAY2、IDELAYCTRL、BUFR、BUFIO这些资源。

4、内部逻辑
1）逻辑包含两种类型SLICEM、SLICEL。
2）SLICEM和SLICEL结构如上图，它们的区别就是LUT6不同，SLICEM的LUT6可以综合成DRAM。

5、IO

1）PAD连接的是IO引脚
2）输入时PAD连接INBUF
3）输出时PAD连接OUTBUF