eda知识点总结

1、什么是Top-down设计方式？
即自顶向下的设计。首先从系统入手，在顶层进行功能方框图的划分和结构设计，在功能级进行仿真纠错，并用硬件描述语言对高层次的系统行为进行描述；然后用综合工具将设计转化为具体门电路网表，其对应物理实现可以是PLD或ASIC（专用集成电路）。

2、数字系统的实现方式有哪些？各有什么优缺点？
自顶向下，自底向上；

自顶向下利于早期发现错误，避免设计工作浪费，减少逻辑功能仿真的工作量，提高了设计的一次成功率。

3、用硬件描述语言设计数字电路有什么优势？
语言标准化。便于设计的复用、交流和修改；
设计与工艺的无关性，宽范围的描述能力。便于组织大规模、模块化的设计。

4、基于FPGA/CPLD的数字系统设计流程包括哪些步骤？
设计输入（原理图输入或者HDL文本输入）；
综合；
前仿真（功能仿真）；
布局布线；
后仿真（时序仿真）；
编程配置；

5、什么是综合？什么是适配？
综合，指的是将较高级抽象层次的设计描述自动转化为较低层次描述的过程；
适配，指的是将综合生成的电路逻辑网表映射到具体的目标器件中实现，并产生最终的可下载文件。

6、功能仿真与时序仿真有什么区别？
功能仿真仅仅关心输出和输入的逻辑关系是否正确，不考虑时间延时信息;
时序仿真不仅反应出输出和输入的逻辑关系，同时还计算了时间的延时信息，是与实际系统更接近的一种仿真结果。

7、PLA和PAL在结构上有什么区别？
PLA是由两个部分组成：一个可编程的与门阵列 + 一个可编程的或门阵列；
PAL和GAL也是由两部分组成：一个可编程的与门阵列 + 一个固定逻辑的或门输出阵列。

8、说明GAL的OLMC有什么特点，它怎样实现可编程组合电路和时序电路？
具有可编程，可擦除，可长期保持数据的优点。

9、简述基于乘积项的可编程逻辑器件的结构特点。
与或阵列结构；掉电不丢失；容量小。

10、基于查找表的可编程逻辑结构的原理是什么？
SRAM结构；原理类似于ROM。

11、基于乘积项和基于查找表的结构各有什么优点？
基于乘积项，配置数据掉电后不会丢失；
基于查找表，集成度高，逻辑功能强，可实现大规模的数字系统设计和复杂的算法运算，但配置数据掉电丢失。
12、CPLD和FPGA在结构上有什么明显的区别，各有何特点？
①CPLD更适合完成各种算法和组合逻辑，FPGA更适合于完成时序逻辑。换句话说，FPGA更适合于触发器丰富的结构，而CPLD更适合于触发器有限而乘积项丰富的结构。
②CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的，而FPGA的分段式布线结构决定了其延迟的不可预测性。
③在编程上FPGA比CPLD具有更大的灵活性。CPLD通过修改具有固定内连电路的逻辑功能来编程，FPGA主要通过改变内部连线的布线来编程；FPGA可在逻辑门下编程，而CPLD是在逻辑块下编程。
④FPGA的集成度比CPLD高，具有更复杂的布线结构和逻辑实现。
⑤CPLD比FPGA使用起来更方便。CPLD的编程采用E2PROM或FASTFLASH技术，无需外部存储器芯片，使用简单。而FPGA的编程信息需存放在外部存储器上，使用方法复杂。
⑥CPLD的速度比FPGA快，并且具有较大的时间可预测性。这是由于FPGA是门级编程，并且CLB之间采用分布式互联，而CPLD是逻辑块级编程，并且其逻辑块之间的互联是集总式的。
⑦在编程方式上，CPLD主要是基于E2PROM或FLASH存储器编程，编程次数可达1万次，优点是系统断电时编程信息也不丢失。CPLD又可分为在编 程器上编程和在系统编程两类。FPGA大部分是基于SRAM编程，编程信息在系统断电时丢失，每次上电时，需从器件外部将编程数据重新写入SRAM中。其 优点是可以编程任意次，可在工作中快速编程，从而实现板级和系统级的动态配置。
⑧CPLD保密性好，FPGA保密性差。
⑨一般情况下，CPLD的功耗要比FPGA大，且集成度越高越明显。

13、FPGA器件中的存储器块有何作用？
一般而言，一种是分布式存储器，一种是存储器块。分布式存储器数量大，但是访问速度较慢。存储器块数量较少，但是访问速度快。一般是用存储器块。

14、Altera的MAX Ⅱ器件是属于CPLD还是FPGA，请查阅有关资料并进行分析。

15、边界扫描技术有什么优点？
提供有效地测试高密度引线器件的能力。

16、说说JTAG接口都有哪些功能。
测试数据输入TDI。测试输入引脚，在TCK上升沿时刻移入；
测试数据输出TDO。测试数据输出引脚，在TCK下降沿时刻移出，没有数据移出时处于高阻态；
测试模式选择TMS。选择JTAG指令模式。
测试时钟输入TCK。时钟引脚。
测试电路复位TRST。低电平有效，用于初始化或异步复位。

17、相关术语
BST（Boundary Scan Test）边界扫描测试
CAD（Computer Aided Design） 计算机辅助设计
CAE（Computer Aided Engineering） 计算机辅助工程
CLB（Configurable Logic Block） 可配置逻辑块
CPLD（Complex Programmable Logic Device） 复杂可编程逻辑器件
EAB（Embedded Array Block） 嵌入式阵列块
EDA（Electronic Design Automation） 电子设计自动化
FPGA（Field Programmable Gate Array） 现场可编程门阵列
GAL（Generic Array Logic） 通用阵列逻辑
HDL（Hardware Description Language）硬件描述语言
ISP（In-System Programmable） 在系统可编程
IP（Intellectual Property） 知识产权
JTAG（Joint Test Action Group） 联合测试行动组
LAB（Logic Array Block） 逻辑阵列块
LE（Logic Element） 逻辑单元
LUT（Look-Up Table） 查找表
PAL（Programmable Array Logic） 可编程阵列逻辑
PLA（Programmable Logic Array） 可编程逻辑阵列
PLD（Programmable Logic Device） 可编程逻辑器件
RAM（Random Access Memory） 随机存取储存器
ROM（Read Only Memory） 只读存储器
SRAM（Static Random Access Memory） 静态随机存储器
SoC（System on Chip） 系统芯片
Verilog HDL Verilog硬件描述语言