Vivado联合modelsim仿真卡在executing analysis and compilation step阶段

vivado使用modelsim仿真老是会有问题,我每次都会单纯在验证到底是哪个工具的问题上花好几天时间,总结下来几个点。

首先,如果一直卡住,那一定是有问题,不用再等了。如果不能仿真,那么从第一步开始检查,也就是是否关联modelsim成功,一定一定要仔细检查,因为默认文件夹的位置错了,我找了两天错!!!

一、看modelsim的位置有没有错,就是当时编译库的位置(一般只是电脑盘位置不一样,后面几个文件的名字是一样的)

Vivado联合modelsim仿真卡在executing analysis and compilation step阶段_第1张图片

 二、看仿真的位置对不对,我当时就是compile librariy location位置不对:真滴每一步都不能放过

Vivado联合modelsim仿真卡在executing analysis and compilation step阶段_第2张图片

 三、如果上面步骤都对了,还是不行,就点击setting里面的restore,然后重新打开工程,或者将仿真题改成vivado自带的,跑一遍仿真,如果还是不行,那只能说没救了,但是一般如果vivado的仿真跑不出来,肯定是仿真文件有错,就去按照提示改一下,然后能跑之后,再去换回modelsim就可以。

四、总的来说,vivado联合modelsim有问题,一般只有两个方面,仿真文件有错,但没有报错,可以在modelsim里面单独打开仿真文件,编译一下,一般也就会发现了。第二个方面,也就是联合设置的时候有问题,就去百度联合仿真的教程,一步步对着找。(我感觉是有的时候,setting里面设置好的东西,可能变了。)总之,因为工具的问题,耽误敲代码,真滴很难受,我每次都要花好几天,找工具不能用的问题,希望大家不要载遇到了叭,真滴会怀疑人生。

你可能感兴趣的:(FPGA,VHDL,VIVADO,VIVADO,&,VHDL常见报错,fpga开发)