海思恢复Hi3521DV200至SS524V100

SS524V100(Hi3521DV200)编解码处理器简介
一、概述
SS524 是海思（Hi3521DV200）针对多路高清/超高清（1080p/4M/5M/4K）DVR 产品应用开发的新一代专 业 SoC 芯片。22AP10 集成了 ARM Cortex-A7 四核处理器和性能强大的图像分析工具 推理引擎，支持多种智能算法应用。同时，SS524还集成了多路 MIPI D-PHY 接口输 入，突破了数字接口的视频输入性能瓶颈，提供两倍于前代产品的视频输入能力。另 外，H.265 视频编解码引擎、视频图像处理的算法效果及性能得到了进一步提升。结 合丰富的外围设备及高速接口，该 SoC 芯片为客户产品提供了高性能、优异图像质量 的模拟高清 DVR 解决方案，广泛用于模拟高清视频采集市场。

二、主要特点

处理器内核
ARM Cortex A7四核@1.2GHz
− 32KB L1 I-Cache，32KB L1 D-Cache
− 256KB L2 Cache
− 支持NEON/FPU

多协议视频编解码
H.265 Main Profile, Level 5.0 编码
H.265 Main Profile, Level 5.0 解码
H.264 Baseline/Main/High Profile，Level 5.1编码
H.264 Baseline/Main/High Profile，Level 5.1解码
MJPEG/JPEG Baseline 编解码

视频编解码处理

H.265/H.264&JPEG 多码流编解码性能：
− 4x1080p@30fps H.265/H.264编码
+4xD1@30fps H.265/H.264编码
+4x1080p@30fps H.265/H.264解码
+4x1080p@2fps JPEG编码

− 8x1080p@15fps H.265/H.264编码
+8xD1@30fps H.265/H.264编码
+8x1080p@15fps H.265/H.264解码
+8x1080p@2fps JPEG编码
支持CBR/VBR/AVBR/CVBR/FIXQP/QPMAP/QVBR 七种码率控制模式

输出码率最高 20Mbps
支持感兴趣区域（ROI）编码
支持彩转灰编码

SVP（Smart Vision Processing）
图像分析工具推理引擎（NNIE）
− 支持多种图像分析工具
− 1.0Tops运算性能
− 支持完整的API和工具链
−支持图像分析、目标检测/跟踪等多种应用

智能视觉引擎（IVE）
− 支持目标跟踪
矩阵运算单元（MAU）

视频与图形处理
支持 de-interlace、锐化、3D 去噪、动态对
比度增强、马赛克处理等前、后处理
支持视频、图形输出抗闪烁处理
支持视频 1/15～16x 缩放
支持图形 1/2～2x 缩放

视频接口
− 支持4个MIPI D-PHY接口
MIPI0/1支持4条lane
MIPI2/3支持2条lane
支持24lane和42lane两种工作模式
每条lane最高速率为1.5Gbps
支持单路输入或2路复用/4路复用输入
可复用为4个8bit BT.656接口
− 每2个BT.656接口可组成1个16bit BT.1120
接口
− BT.656和BT.1120均支持148.5MHz双沿采
样
− 支持同时输出原始图像和缩放后图像
− 最大输入性能：8路1080p@30fps（或相
同数据量的4M/5M/4K图像）
视频输出接口
− 支持1个HDMI 1.4b高清输出接口，最大输
出3840x2160@30fps
− 支持1个VGA高清输出接口，最大输出
三、未完待续……

四、芯片物理规格
− 典型场景（4路1080p@30fps编码 + 4路）1080p@30fps解码 +图像分析方法智能算
法）功耗：3.3W
− 支持多级功耗控制
工作电压
− 内核电压为0.9V
− CPU电压为1.0V
− IO电压为1.8V/3.3V
− DDR4接口电压为1.2V
− DDR3接口电压为1.5V
封装
− RoHS，TFBGA
− 管脚间距：0.8mm
− 封装大小：19mmx19mm
− 工作温度：0°C ~ 70°C