【计算机组成原理 学习总结】第三章 存储系统（1）

3.1存储系统概述

3.1.1存储系统的层次结构

（1）程序的局部性原理

在某一时间内频繁访问某一局部的存储器地址空间，而对此范围外的地址空间则很少访问的现象

时间局部性：最近被访问的信息很可能还要被访问

空间局部性：最近被访问的信息邻近地址的信息也可能被访问

（2）多级存储系统的组成

两级存储系统：

①内存储器：CPU能直接访问，速度高、容量小、价格高

②外存储器（辅助存储器）：速度低、容量大、价格便宜

三级存储系统：

多级存储系统：

  

3.1.2存储器的分类

存储位元（二进制代码位）：是存储器中最小的存储单元

存储单元：若干个存储位元

存储器：许多个存储单元

存储介质：半导体器件、磁性材料、光存储器

存取方式：①随机存取存储器；②顺序存取存储器；③半顺序存取存储器

读写功能：①只读存取器（ROM）②随机存取存储器（RAM）

信息易失性：①易失性存储器（断电后信息消失）；②非易失性存储器（断电后信息不消失）

与CPU的耦合程度：

RAM用来储存当前运行的程序和数据，并可以在程序运行过程中反复更改其内容

ROM常用来储存不变或基本不变的程序和数据（如监控程序、引导加载程序及常数表格等）
 

3.1.3存储器的编址和端模式

字存储单元：存放一个机器字的存储单元，相应的单元 地址叫字地址

字节存储单元：存放一个字节的单元，相应的地址称为 字节地址

端模式：一个存储字内部的多字节排列方式。

大端 big-endian 小端 little-endian

3.1.4存储器的技术指标

存储容量：指一个存储器中可以容纳的存储单元总数。 存储容量越大，能存储的信息就越多

存取时间（存储器访问时间）：指一次读操作命令发出 到该操作完成，将数据读出到数据总线上所经历的时间。 通常取写操作时间等于读操作时间，故称为存储器存取时间

存储周期：指连续启动两次读操作所需间隔的最小时间。 通常，存储周期略大于存取时间，其时间单位为ns

存储器带宽：单位时间里存储器所存取的信息量，通常 以位/秒或字节/秒做度量单位

3.2静态随机存取存储器

3.2.1基本的静态存储元阵列

主存（内部存储器）是半导体存储器

①静态读写存储器(SRAM)：存取速度快

②动态读写存储器(DRAM)：存储密度和容量比 SRAM大

 

3.2.2基本的SRAM逻辑结构

 存储体（256×128×8）

通常把各个字的同一个字的同一位集成在一个芯 片（32K×1）中，32K位排成256×128的矩阵。 8个片子就可以构成32KB

地址译码器

采用双译码的方式（减少选择线的数目）

A0~A7为行地址译码线

A8~A14为列地址译码线

读与写的互锁逻辑

控制信号中CS是片选信号， CS有效时（低电平），门G1、G2 均被打开。OE为读出使能信号， OE有效时（低电平），门G2开启， 当写命令WE=1时（高电平），门 G1关闭，存储器进行读操作。写操 作时，WE=0，门G1开启，门G2 关闭。注意，门G1和G2是互锁的， 一个开启时另一个必定关闭，这样 保证了读时不写，写时不读

3.2.3SRAM读/写时序

读周期

读出时间Taq；读周期时间Trc

写周期

写周期时间Twc；写时间twd；

存取周期

读周期时间Trc=写时间twd 

3.2.4存储器容量的扩充

（1）位扩展（输出数据线扩展）

 

（2）字扩展（芯片容量扩展）

 

 

3.3动态随机存取存储器

3.3.1DRAM存储元的工作原理

 

3.3.2DRAM芯片的逻辑结构

图(a)示出1M×4位DRAM芯片的管脚图，其中有两个电 源脚、两个地线脚，为了对称，还有一个空脚（NC）

图(b)是该芯片的逻辑结构图。与SRAM不同的是：

（1）增加了行地址锁存器和列地址锁存器。由于DRAM存储器 容量很大，地址线宽度相应要增加，这势必增加芯片地址线 的管脚数目。为避免这种情况，采取的办法是分时传送地址 码。若地址总线宽度为10位，先传送地址码A0～A9，由行 选通信号RAS打入到行地址锁存器；然后传送地址码A10～ A19，由列选通信号CRS打入到列地址锁存器。芯片内部两 部分合起来，地址线宽度达20位，存储容量为1M×4位

（2）增加了刷新计数器和相应的控制电路。DRAM读出后必须刷 新，而未读写的存储元也要定期刷新，而且要按行刷新，所以 刷新计数器的长度等于行地址锁存器。刷新操作与读/写操作是 交替进行的，所以通过2选1多路开关来提供刷新行地址或正常 读/写的行地址

3.3.3DRAM读/写时序

读周期、写周期的定义是从行选通信号RAS下 降沿开始，到下一个RAS信号的下降沿为止的时间，也就是连续两个读周期的时间间隔

通常为控制方便，读周期和写周期时间相等

3.3.4DRAM的刷新模式

（1）集中式刷新

DRAM的所有行在每一个刷新周 期中都被刷新

（2）分散式刷新

每一行的刷新插入到正常的读/ 写周期之中

3.3.5突发传输模式

突发（Burst）访问

指在存储器同一行中对相邻的 存储单元进行连续访问的方式，突发长度可以从几字节到数千字节不等

由于访问地址是连续的，只需要 向存储器发送一次访问地址

 

3.3.6同步DRAM（SDRAM）

SDRAM（同步型动态存储器）

计算机系统 中的CPU使用的是系统时钟，SDRAM的操作 要求与系统时钟相同步，在系统时钟的控制下 从CPU获得地址、数据和控制信息

 

 

3.3.7双倍数据率SDRAM（DDR SDRAM）

双倍数据率SDRAM即DDR SDRAM，在时钟 的上升沿和下降沿都能传输数据，能够提供更 快的操作速度和更低的功率

DDR SDRAM之后，相继又出现了DDR2、 DDR3和DDR4等SDRAM技术

3.3.8DRAM读/写校验

 

3.3.9CDRAM

CDRAM（带高速缓冲存储器（cache）的动态存储器）

在通常的DRAM芯片内又集成了一个小容 量的SRAM，从而使DRAM芯片的性能得到显著改进。 如图所示出1M×4位CDRAM芯片的结构框图，其中 SRAM为512×4位

 

3.4只读存储器

3.4.1只读存储器概述

（1）掩模ROM

是一个存储内容固定的ROM， 由生产厂家提供产品

结构列阵和存储单元

 逻辑符号和内部逻辑框图

 

（2）可编程ROM：用户后写入内容，有些可以多次写入

①一次性编程的PROM

②多次编程的EPROM和E2PROM