存储器的概述——DRAM动态存储器

DRAM存储器

1.DRAM存储元的工作原理

SRAM存储器的存储位元是一一个触发器，它具有两个稳定的状态。而DRAM存储器的存储位元是由一个MOS晶体管和电容器组成的记忆电路，如图所示。

2.DRAM芯片的逻辑结构

下面我们通过一个例子来看一下动态存储器的逻辑结构如图。与SRAM不同的是

1增加了行地址锁存器和列地址锁存器。由于DRAM存储器容量很大，地址线宽度相应要增加。这势必增加芯片地址线的管脚数目。为避兔这种情况，采取的方法是分时传送地址码:若地址总钱宽度为10位，先传送地址码A0~A9,由行选通信号RAS打入到行地址锁存器，然后传送地址码A10~A19，由列选通信号CRS打入到列地址锁存器。芯片内部两部分合起来，地址线宽度达20位，存储容量男1M×4位。

增加了剧新计数器和相序的控制电路。DRAM读出后必须刷新，而未读写的存储单元也要定期刷新，而且要按行刷新，所以刷新计时器的长度要等于行地址锁存器。刷新操作与读/写操作是交替进行的，所以通过2选1多路开关来提供刷新行地址或者正常读/写的行地址。

3.DRAM读/写时序

读周期、写周期的定义是从行选通信号RAS下降沿开始，到下一个RAS信号的下降沿为止的时间，也就是连续两个读周期的时间间隔。通常为控制方便，读周期和写周期时间相等。

4.DRAM的刷新操作

刷新周期: DRAM存储位元是基于电容器上的电荷量存储，这个电荷量随着时间和温度而减少，因此必须定期地刷新，以保持它们原来记忆的正确信息。

刷新操作有两种刷新方式:

集中式刷新:DRAM的所有行在每-一个刷新周期中都被刷新。

分散式刷新:每一行的刷新插入到正常的读/写周期之中。

5.突发传输模式

突发(Burst) 访问是指在存储器同一行中对相邻的存储.单元进行连续访问的方式，突发长度可以从几字节到数千字节不等。由于访问地址是连续的，只需要向存储器发送一次访问地址。

通过支持突发模式、快速页模式和扩展数据输出等方式，可以允许重复存取DRAM存储矩阵的行缓冲区，无须增加另外的行存取时间，提升等效数据访问速度。 

快速页模式动态存储器，它是根据程序的局部性原理来实现的。读周期和写周期中，为了寻找一个确定的存储单元地址，首先由低电平的行选通信号RAS确定行地址，然后由低电平的列选信号CAS确定列地址。下一次寻找操作，也是由RAS选定行地址，CAS选定列地址，依此类推，如下图所示。