IM6U主频与时钟配置实验1

1.时钟系统

开发板时钟电路

IMX 的时钟电路和 STM32 没有多大区别，其系统时钟来源于两个部分：一个 24MHz 的晶振作为系统内核和其他外设的时钟电路，另外一个 32.768K 的晶振电路作为系统 RTC 时钟电路。（摘抄），重点分析这两个。

2.系统时钟分析

为了方便生成时钟，IMX6U从24Mhz晶核生出7路PLL，其中一部分PLL又生出了PFD。其结构如图所示：

 

 用官方的话：

        时钟控制模块(CCM)在设计中产生和控制各个模块的时钟，并管理低功率模式。此模块使用可用的时钟源来生成时钟根目录。

        时钟控制器模块控制以下功能：

• 使用可用的时钟源生成时钟根芯片的各个部分：
  • PLL1也称为ARM PLL
  • PLL2也称为系统PLL
  • PLL3也称为USB1 PLL
  • PLL4也称为音频PLL
  • PLL5也也称为视频PLL
  • PLL6也称为ENET PLL
  • PLL7也称为USB2 PLL(这个PLL只由USBUTM接口通过直接连接)。
• 使用可编程的位来控制时钟根的频率。
• 控制低功耗机构。
• 为LPCG提供门控时钟的控制信号。
• 提供了与SRC的握手，以实现重置性能。
• 提供了与GPC的握手，以支持电源门控操作。

7个PLL的作用：

①、 ARM_PLL（PLL1），此路PLL是供ARM内核使用的，ARM内核时钟就是由此PLL生成的，此PLL通过编程的方式最高可倍频到1.3GHz。

②、528_PLL(PLL2)，此路PLL也叫做System_PLL，此路PLL是固定的22倍频，不可编程修改。因此，此路PLL时钟=24MHz * 22 = 528MHz，这也是为什么此PLL叫做528_PLL的原因。此PLL分出了4路PFD，分别为：PLL2_PFD0~PLL2_PFD3，这4路PFD和528_PLL共同作为其它很多外设的根时钟源。通常528_PLL和这4路PFD是I.MX6U内部系统总线的时钟源，比如内处理逻辑单元、DDR接口、NAND/NOR接口等等。

③、USB1_PLL(PLL3)，此路PLL主要用于USBPHY，此PLL也有四路PFD，为：PLL3_PFD0~PLL3_PFD3，USB1_PLL是固定的20倍频，因此USB1_PLL=24MHz *20=480MHz。USB1_PLL虽然主要用于USB1PHY，但是其和四路PFD同样也可以作为其他外设的根时钟源。

④、USB2_PLL(PLL7，没有写错！就是PLL7，虽然序号标为4，但是实际是PLL7)，看名字就知道此路PLL是给USB2PHY使用的。同样的，此路PLL固定为20倍频，因此也是480MHz。

⑤、ENET_PLL(PLL6),此路PLL固定为20+5/6倍频，因此ENET_PLL=24MHz * (20+5/6) = 500MHz。此路PLL用于生成网络所需的时钟，可以在此PLL的基础上生成25/50/100/125MHz的网络时钟。

⑥、VIDEO_PLL(PLL5),此路PLL用于显示相关的外设，比如LCD，此路PLL的倍频可以调整，PLL的输出范围在650MHz~1300MHz。此路PLL在最终输出的时候还可以进行分频，可选1/2/4/8/16分频。

⑦、AUDIO_PLL(PLL4),此路PLL用于音频相关的外设，此路PLL的倍频可以调整，PLL的输出范围同样也是650MHz~1300MHz，此路PLL在最终输出的时候也可以进行分频，可选1/2/4分频。外设如何选择PLL与PFD