项目调试记录-yolo v2模型上板

系统:ubuntu 16.04
芯片:zynq系列 xczu09eg、xczu15eg、xczu19eg
项目简要描述:上板调试神经网络的加速算法,yolov2的9层模型

1.xczu15eg的板子调试经过,板子不稳定,调试不顺利。
问题集中出现在ram部分,将出问题的ram由“分布式ram”改为“块ram”,调试艰难前进,由最开始指令不通到后来通了一层模型,且同1bit文件下载多次,结果会不一样,事实证明通的那次也是昙花一现,后来再没在15eg板子上见过。
换了两个15eg的板子,现象相似。(注:板子是找的第三方公司做的)

2.使用xilinx官方的09eg的开发板,功能正常。
代码不变,重新跑了一个09eg的工程,9层模型跑通。

3.使用第三方公司提供的19eg的板子,功能依然是通的。

4.调试模型的优化版本(09eg调试,此时19eg板子还未到)
4.1使用优化版本1.0,只跑通4层。上板定位怀疑是axi的问题(这个问题后面还需查找);
4.2使用优化版本2.0,axi接口改为内部接口,8层跑通;
4.3继续调试第9层,在同事的协助下确定是仿真的问题,上板无问题。

5.在19eg上跑通优化版本2.0
这里遇到一点小问题,使用原始版本的19eg的工程,只替换了rtl代码,跑出的版本不通,原因是block design中的ip需要重新添加,否则rtl的接口参数不会改变,还是利用原始版本的参数跑优化版本,结果当然是错的。修改之后,跑通。

你可能感兴趣的:(FPGA)