yolov3-tiny神经网络FPGA(ZYNQ7020)实现

本文介绍使用ZYNQ实现yolov3-tiny,下图为ZYNQ上ARM与FPGA交互框图:

yolov3-tiny神经网络FPGA(ZYNQ7020)实现_第1张图片
yolov3-tiny神经网络FPGA(ZYNQ7020)实现_第2张图片

通过HLS将设计得每层网络进行封装IP核,在vivado进行调用:下图为the convolution, accumulation, max pooling, upsample and yolo blocks之间得连接。
yolov3-tiny神经网络FPGA(ZYNQ7020)实现_第3张图片

下图为vivado上设计block框图:

你可能感兴趣的:(D1:ZYNQ设计,fpga)