全自动模拟布局设计的挑战和机遇

摘要

实现模拟/混合信号 (AMS) 集成电路 (IC) 的布局是一项复杂的任务，因为它具有高度的设计灵活性和敏感的电路性能。 与数字 IC 版图自动化的进步相比，模拟 IC 版图设计仍然是大量人工操作，这导致过程更加耗时且容易出错。 近年来，随着几个开源框架的出现，自动化模拟布局设计取得了重大进展。 本文首先回顾了现有的最先进的 AMS 布局合成框架，重点关注不同的方法及其各自的挑战。 然后，我们介绍了该领域的最新研究趋势和机会。 最后，我们对论文进行了总结，提出了完全自动化模拟 IC 布局的开放性问题和未来方向。

介绍

各种新兴应用对模拟/混合信号 (AMS) 集成电路 (IC) 的需求一直在增加，包括物联网 (IoT)、5G 网络、高级计算和医疗保健电子产品。 因此，需要模拟 IC 设计的短周转时间。 然而，尽管自动化算法在过去几十年中得到了显着改进，但实现模拟布局仍然是一项手动、耗时且容易出错的任务。
尽管在模拟布局自动化方面不断努力，但这些成就并未在当前的工业流程中得到很好的采用。 主要原因在于AMS电路的特性。 由于高度的设计灵活性，AMS IC 设计是一项复杂的任务。 与其数字对应物相比，AMS 设计被认为是复杂的，因为它处理范围广泛的特定电路类别、各种设备类型，并且需要针对每个电路类别进行定制调整。 此外，模拟版图对信号耦合、版图相关效应和工艺变化很敏感。 由于布局实现的微小变化，电路性能可能会显着下降。 此外，缺乏有效的方法来模拟布局对模拟性能的影响，这对自动化工具提出了重大挑战。
虽然模拟电子设计自动化 (EDA) 工具远远落后于其数字对应工具，但自动化模拟布局设计的努力可以追溯到几十年前。 早期的模拟 EDA 工作之一，ILAC[1]，已经具有与当前一些 AMS 布局框架类似的方法。 ILAC 包含两个独立的布局生成器，可以生成不同电路子模块的布局，两个生成器将相互交互以生成最终布局。 第一个版图生成器 STUCCO 是一个基于过程的版图生成器，它存储一些基本模拟电路构建块的预定义版图模板，并为不同的制造节点生成版图。 STUCCO 处理的构建块类型范围从 MOS 晶体管到电流镜。 第二个布局生成器 MOSAIC 是一个通用的基于优化的布局生成器，可以将 STUCCO 输出作为其输入。 MOSAIC 将首先使用模拟退火算法放置块，然后完成电路互连。 ILAC 中的两个模拟版图生成器奠定了两种主流模拟版图自动化方法的基础：基于过程的和基于优化的。
近年来取得了可喜的进步。 已经提出了用于设计更易于合成的模拟电路的策略。 已经演示了利用基于过程的布局技术的框架。 此外，还提出了基于优化的布局生成方法。
本文旨在概述当前 AMS 版图自动化方法和研究趋势以及模拟版图自动化的新愿景。 具体来说，我们将在第 2 节中首先回顾三种主要的 AMS 布局方法和相关框架。然后，我们将在第 3 节中介绍学术界的一些最新进展，重点是具有机器学习 (ML) 和统计的算法。我们最终将介绍我们的愿景 AMS 布局的未来 EDA 开发中的未决问题和趋势。

现有方法和挑战

对于不同的使用场景，人们提出了具有不同程度通用性的不同范式。但是，在自动化流程中引入与设计相关的策略和先验知识通常会在危害流程通用性的成本中受益于流程的有效性。在本节中，我们以越来越普遍的顺序回顾了三种流行的范式。
(1) 综合友好型AMS电路：设计适合商用数字物理设计工具的高度数字化和模块化的AMS电路。 (2) 基于过程的布局生成：基于预先设计的模板以过程的方式生成布局。 (3) 基于优化的版图综合：将版图生成表述为一个有约束的优化问题，并倾向于将版图质量建模为目标。

易于合成的模拟电路

在过去的十年中，人们致力于提高 AMS 电路的可合成性。 在典型的综合友好型设计流程中，如图 1 所示，设计数据库由设计人员提供，其中包括可综合的模拟模块和架构。 通过将其与数字物理设计方法相结合，该流程旨在使用商用数字自动布局布线 (APR) 工具生成布局，从而显着提高设计效率。 这种方法在设计数据库生成方面付出了巨大的努力，其中需要高度数字化和模块化的电路。
一个方向是设计仅使用逻辑门的模拟电路。 这样，它们直接适合现有的数字合成流程。 随机闪存模数转换器 (ADC) 开创了这一方向[2]。 与传统 AMS 电路设计中由随机失配引起的电路偏移抗衡不同，它利用这种固有偏移作为闪存 ADC 的分布式参考发生器。 因此，除了数字标准单元之外，它只需要定制设计的比较器。 在参考文献中。 [3, 4]，比较器由逻辑门实现。 全数字架构允许快速综合并提供足够的可编程性。 尽管它展示了全合成闪存 ADC 的实现，但其复杂性每增加一个位就会增加四倍，从而限制了仅适用于低到中等分辨率（例如 6 b）。 此外，这种全数字化方法仅适用于少数特定的电路架构。
研究人员还探索构建模拟标准单元以辅助 AMS 电路合成。 在参考文献中。 [5] 报道了一种合成的多级噪声整形 (MASH) sigma-delta (ΣΔ) 调制器。 它是通过创建一个模拟库来实现的，包括运算放大器、比较器、传输门和单位电容器。 每个模拟单元，包括定制优化的布局，都被 APR 引擎视为数字标准单元。 参考文献中演示了一个合成的电流控制 DAC。 [6]，其中当前单元是单独设计的，然后是 APRed。 这些作品展示了卓越的基于 Verilog 到数字门的模拟单元的开发是为了减少每个设计的手动工作。 参考文献中报告的可合成双二阶滤波器。 [7] 实现了最先进的线性度，其中放大器由 NAND、NOR 和 INV 逻辑门实现。 在增益、带宽和输入参考噪声方面提供了高度可编程性，以提供可重构性。 尽管如此，这种特殊设计的模拟单元的使用仅限于特定架构——布局综合能力。 然而，它们仍然依赖于预先优化的模拟单元，这些单元必须针对每个特定的设计或技术节点单独开发。 因此，它们很难推广到其他设计规范或电路类型。
开发基于数字门的模拟单元以减少每个设计的手动工作。 参考文献中报告的可合成双二阶滤波器。 [7] 实现了最先进的线性度，其中放大器由 NAND、NOR 和 INV 逻辑门实现。 在增益、带宽和输入参考噪声方面提供了高度可编程性，以提供可重构性。 尽管如此，这种特殊设计的模拟单元的使用仅限于特定架构。 由于高度数字化的特性，SAR 架构在最近的可合成 ADC 开发中引起了人们的注意。 参考文献中展示了高度自动化的 SAR ADC 设计。 [8]。 然而，除了标准数字 EDA 工具之外，还需要一个专用的定制电容器 DAC 布局工具。 合成 SAR ADC 与手动优化的 ADC 之间仍然存在性能差距。
虽然传统的电压域模拟电路受到标准单元和 APR 中低于标准的模拟精度的挑战，但时域模拟信号处理显示出有希望的合成友好性。 通过使用与时间相关的变量（例如频率和延迟）来表示信号，它允许电路本质上大部分是数字的。 因此，时域 AMS 电路本质上适用于综合。 参考文献中报告了一个多米诺逻辑 ADC。 [9]，其中输入电压控制多米诺细胞链的延迟。 通过计算触发信号传播通过的单元数来量化输入。 高度模块化的类型允许这种类型的 ADC 的全自动合成。 然而，由于延迟链固有的非线性，分辨率仍被限制在 6 位。
全数字锁相环 (PLL) 的最新进展极大地受益于时域处理的数字友好特性。 因此，合成的全数字 PLL 已显示出与现有技术相当的性能[10, 11]。 参考文献中实现了一个全数字低压差稳压器 (LDO)。 [12]，其中数字电源电压传感器采用时间数字转换器（TDC），从而实现了完全可合成性[12]。 参考文献中报告了一个全合成的发射器。 [13]。 得益于时域信号处理，它只需要数字标准单元并具有广泛的配置范围。
受时域 PLL 的启发，参考文献中报告了基于 VCO 的全合成连续时间 ΔΣ 调制器 (CTDSM)。 [14, 15]。 模拟输入被转换为相位和频率。 然后，量化由 XOR 门而不是传统的电压域比较器执行。 这种架构提供了噪声整形能力和上变频组件失配，从而放宽了 APR 要求。 因此，仅由代工厂数字标准单元和电阻器实现，它展示了超过 11-ENOB 的分辨率和最先进的能效，同时保持了高自动化水平。
FASoc 更进一步[16, 17]。 创建了许多标准模拟单元来辅助 AMS 合成，例如自举开关、单位电容器单元和比较器。 模拟单元利用了 AMS 设计的最新进展，采用了高度数字化的实现。 例如，代替传统的 Ref 的强臂闩锁。 [18]，比较器采用边缘追踪架构，只需要 NAND 和 INV 门[19]。 同样的理念也适用于目标 AMS 电路拓扑选择。 一个很好的例子是电容数字转换器设计。 FASoc 采用基于延迟链的 Ref 实现。 [20] 避免了传统设计中所需的密集模拟块。 因此，该工具可以支持许多具有广泛可编程性的预定义 AMS 电路，包括全数字 PLL、电源管理、ADC 和传感器接口。
最后，尽管研究人员在过去十年中提出了令人鼓舞的解决方案，但它们仍然缺乏普遍适用性，因为每个特定拓扑或性能指标都需要详细优化。

程序布局生成

如第 1 节所述，程序布局生成通常用于生成模块 [1, 21-24]。 程序布局生成器通过使用模块生成器组合常见的主要设备和结构来实现电路布局。 这些模块生成器通常根据预定义的规则或模板布局设计生成布局结构。 稍后对更大规模的 AMS 电路采用类似的方法。 一个典型的程序布局生成流程，如图 2 所示，在布局模板中嵌入布局专家知识。 这些程序由布局专家设计和编程。

程序布局生成器可以追溯到 ILAC[1] 和 SLAM[21] 的工作。 ILAC 布局引擎使用程序块布局生成器，它支持多种电路子结构，例如电流镜、差分对、叉指电阻、电容。 布局生成器通过以可参数化的方式“复制”经过验证的“手工”布局来确保高质量的布局。 同样，SLAM 使用一组参数模拟布局电路原语，并提出了一种自动检测网表电路原语的方法。 Stefanovic 等人[22] 提出了一个基于图表的设计环境，该环境利用基本模拟结构库进行快速布局生成和寄生估计。 Youssef等人[23] 为原始构建块开发了一个基于 Python 的布局生成工具，以帮助设计人员探索电气和物理权衡。 洛佩兹等人[25] 进一步将布局生成器集成到优化循环中，以实现寄生感知电路尺寸。 韩等人[26] 开发了一个基于 GUI 的模板引擎，显着减少了为高速串行链路设计生成 DRC/LVSclean 布局的工作量。 丁等人[27] 提出了一个综合框架，将数字 P&R 流程与基于模板的库相结合，为 SAR ADC 生成布局。
最近关于程序布局生成器的工作也证明了产生通过流片测量验证的结果的能力。 Wulff 和 Ytterdal[28] 开发了一种基于 Perl 脚本的编译器，它可以在几秒钟内将核心 SAR ADC 编译成 GDSII，并减少了将设计移植到另一种技术所需的工作量。 采用 28 纳米 FOSOI 制造的概念验证实现了最先进的性能。 伯克利布局生成器 (BAG)[24] 实现了一个接口，将所有设计流程步骤集成到一个环境中，以帮助设计人员开发真正参数化和技术独立的电路生成器。 他们的扩展工作 BAG2[29] 进一步扩展了原始框架，同时展示了时间交错 SAR ADC 和 SerDes 收发器前端的流片验证设计。 图 3 是设计人员编写的布局脚本及其相应布局的示例。 设计人员无需手动绘制布局，只需编写高级描述性布局实施决策，其中布局生成器引擎处理特定的设计规则。 这个过程简化了常见任务的编码，促进了设计重用、技术迁移，并缩短了上市时间，同时保持接近经典设计流程以便于采用。 它还极大地简化了从原理图电路拓扑、晶体管尺寸、版图生成和设计验证的整个设计步骤，而高级版图描述可轻松移植到各种技术节点。 BAG 还有几个扩展工作[30, 31]，利用布局引擎和机器学习算法（例如进化算法和强化学习）来实现可跨设计和技术节点转移的自动晶体管尺寸调整。
然而，程序布局生成器在开发参数单元和合并脚本以编码设备布局和布线方面仍然需要大量的体力劳动。 尽管如此，这些方法已经证明在将设计迁移到不同技术时显着减少了体力劳动。 在减少布局迁移中程序生成器的手动开销方面也有几项工作[32-36]。 模拟版图重定向和技术迁移通常从现有的手动版图中提取布局和布线特征，并转移图案并应对目标技术中的新设计规则。 这些工作可以被视为基于程序和优化的布局生成器之间的混合方法，因为它们通常涉及减少面积和线长的优化，但在处理各种电路方面的能力仍然有限。

基于优化的布局综合

另一种流行的范式是将布局生成转换为优化问题。 如图 4 所示，基于优化的布局综合的典型流程将布局考虑因素表述为用户定义的参数或约束。 版图合成是通过优化引擎进行的，无需人工干预。 高质量的布局是通过在一组约束条件下优化特定目标（例如线长和面积）来实现的，例如设备之间的对称性和设计规则。 这种方法类似于数字 EDA 工具，并且经常从中借鉴想法。 这是自上而下的自动化，因为布局专家知识被应用于制定约束和目标[37]。 与数字 EDA 工具一样，基于优化的模拟布局生成通常将过程分成几个阶段，以分治法。 一种常见的做法是具有三个阶段，模块生成、布局和布线。 模块生成器以参数化的方式生成构建块的布局。 然后放置阶段放置来自模块生成器的布局。 最后，布线阶段通过金属线和VIA连接网络。
模块生成器是基于优化的流程中的重要组件，因为它提供了基本构建块的布局，例如晶体管和电阻器。 现代工业定制布局工具，例如 Cadence Virtuoso，提供参数化设备生成器 (PCells) 来生成主要设备的布局。 在学术界，一些框架正在使用定制的设备生成器，例如 ALIGN[38] 和 MAGICAL[39]。 程序布局生成可以被视为更通用的模块生成器。 程序模拟布局生成器，例如 BAG[25]，也能够生成参数化设备布局。
Placement 将基本的构建块布局作为输入并将它们放置在布局上。 与数字布局问题不同，AMS 布局的规模通常在模块数量上要小得多，并且受布局敏感性能限制的要求更严格。 AMS 布局问题制定的一个关键问题是如何将布局优化目标与布局质量相关联。 一种被广泛采用的方法是将放置问题转化为约束优化问题。 施加约束以将自动布局限制为已建立的手动布局设计模式，并且目标鼓励具有更小面积、更短线长等的解决方案。这种几何约束的最广泛使用的类型是对称约束。 对称约束限制模块对沿一个或多个对称轴放置。 这个公式模仿了手动布局设计中的类似技术。 对称约束已在参考文献中广泛使用。 [1, 40–70]。 类似地，在模拟布局问题[50,52,53]中采用了共同质心。 图 5 显示了对称约束和公共质心约束的示例。 还有其他工作侧重于布局中的规则阵列状结构[54]、从 VDD 到 VSS 的单调电流流动[62、63、68]、热效应[48]、系统信号流[71] 等。与数字流程不同，一些现有的模拟布局框架考虑了软模块，例如合并晶体管[72]。

模拟布局文献中最近的一个趋势是探索性能驱动优化的方法。 在工作[71]中，作者将系统信号流的规律性作为优化目标之一。 另一方面，Li 等人 [73] 提出建立一个模型来估计布局中的寄生参数并优化估计的寄生参数以提高性能。 机器学习的最新进展也鼓励研究直接通过基于神经网络的性能预测模型来优化性能[74]。 3.1 节中介绍了有关性能预测的更多详细信息。
布线采用已放置的布局，并使用金属线和 VIA 连接网络。 模拟路由通常类似于数字路由，但需要考虑对称约束[75]。 其他一些考虑包括避免在有源区域上布线[76]、优化电源布线[77] 等。最近，Chen 等人[78] 建议不仅考虑给定的对称约束，还要优化整个设计的总对称性。 他们提出了一种新算法来匹配布局中的引脚并以对称方式布线网络。 陈等人。 还研究了 Tapeready 模拟详细路由的挑战。 配备复杂的设计规则处理方案，建议的详细布线器可以在设计规则违规清理和布局后模拟方面达到“磁带就绪”质量。
最近，人们对全自动或“无人参与”的物理设计流程越来越感兴趣[38,39,79]。 上述基于优化的框架通常考虑约束； 例如，对称对是用户定义的输入。 但是，标记约束本身既费时又乏味。 基于优化的 AMS 布局生成框架有时也会在流程中嵌入全自动约束生成。 虽然自动约束生成算法还没有成熟和全面，但它已经在一些当前的框架中被采用。 图 6 显示了 MAGICAL 框架的整体流程。 从未注释的原理图网表开始，它提取对称约束并生成原始设备。 然后它放置设备并路由互连。 在第 3.3 节中，对当前的约束生成算法进行了回顾。
在现有的基于优化的 AMS 布局自动化框架中，仍有几个挑战尚未解决。
首先，目前还缺乏制定优化问题的主要方法。 现有的几何约束是从手动布局启发式中提炼出来的，这些布局依赖于设计和技术[80]。 尽管某些约束，例如对称性，通常被视为通用设计准则，但许多手动布局行为是否适合暗示为硬几何约束是值得怀疑的。
其次，需要努力手动标记正确的约束。 尽管存在自动检测对称约束的现有工作[81]，但这些算法的可扩展性和通用性受到关注。 此外，很少有研究致力于更专门的几何约束。
第三，缺乏优化电路性能的直接方法。 现有的基于优化的模拟布局和布线工作仍然依赖于线长和面积等目标。 然而，这样的优化目标是否能很好地反映电路性能是值得怀疑的。
最后，比较不同的框架并不容易。 版图质量通常通过版图后模拟进行评估。 然而，由于后版图仿真需要全功能版图，因此对设计规则处理和模块生成器等基本构建块的广泛努力使个人研究集中在抽象级别的问题上，而不是实际的电路性能。

趋势

在本节中，我们介绍了最近的一些努力，并提出了我们对该领域研究趋势的看法。

布局趋势预测

自动 AMS 版图综合的一个重大挑战是缺乏有效的方法来模拟版图对电路性能的影响。 图 7 显示了性能预测辅助的自动布局生成流程的潜在流程。 性能建模可以为自动布局生成提供反馈，并指导工具生成高性能布局。
这项工作的作者[82]打算用计算机视觉方法来应对这一挑战。 提出了一个预测布局后性能的新问题。 作者为同一电路生成了许多不同的布局，并使用自动布线引擎对布局进行布线。 在布线后的布局上执行布局后仿真。 放置结果和相应的模拟结果用于 CNN ML 模型的训练数据。 然后，ML 模型可以根据布局预测电路性能，并弥合布局和布局后仿真之间的建模差距。
在参考文献中。 [82]，提出了从布局模拟电路性能的初步尝试。 这个想法在工作[74]中得到了进一步的扩展，其中一个图神经网络结合了来自电路网表的连接信息来提高精度。 李等人[74] 还建议在基于模拟退火的模拟布局器中使用性能预测作为优化目标。 然而，它仅限于小范围的电路类型，现有的将性能建模集成到自动优化中的技术仍然不成熟。 我们的愿景是，基于 ML 的性能建模将通过在基于优化的布局布线中引入更直接的目标来帮助开发 AMS 布局综合。

从现有布局中学习手动布局技术

从现有布局中应用ML到AMS布局的另一个趋势是利用ML从现有布局中学习手动布局技术。图8显示了从手动布局中自动学习的潜在流程。使用人工布局是最好的例子，机器学习模型可以学习在设计布局时的策略（训练阶段），并将学习到的模型用于新的设计（推理阶段）。
生成井和反相触点通常在手动布局中进行定制设计。 另一方面，现有的 AMS 布局合成框架通常将井生成集成到模块生成中。 例如，MAGICAL 为每个 PMOS 器件生成单独的 NWELL 触点[39]。 该范例影响了这种数字布局和布线流程策略，其中在标准单元中设计井，并将触点插入到标准化的基于行的布局方法中。 然而，由于模拟电路性能对布局很敏感，并且单独的 NWELL 触点策略会在面积上引入开销，因此需要类似人类的阱生成。 WellGAN[83] 提出通过自动模仿手动布局行为来生成井。 它将井生成问题转化为计算机视觉任务，并通过监督学习学习如何在手动布局中设计井。 手动布局用作训练数据，在这些布局中绘制的井被提取为 ML 模型的基本事实。 生成对抗网络 (GAN) 可以预测人类工程师从布局布局中绘制井的位置。 训练后，GAN 模型可以根据位置生成井的图像。 生成的井图像被进一步合法化并插入到布局中。
类似的想法用于模拟路由。 当前基于优化的 AMS 布局综合中的模拟路由通常是一个受约束的优化问题。 手动布局技术被强加为约束，模拟路由器通常针对线长和面积进行优化。 然而，它提出了这种约束驱动的方法是否适用于更广泛的电路。 GeniusRoute[80] 提出了一个替代方案。 与 WellGAN 类似，GeniusRoute 使用生成式 ML 模型来学习手动布局技术。 它可以预测布局中的人类设计师可能在哪里布线。 然后将预测的路由区域作为路由指南馈送到自动路由引擎。 变分自动编码器 (VAE) 的使用类似于 WellGAN 中的 GAN 模型。 图 9 显示了 GeniusRoute 的流程。 路由模式是从现有的手动布局中提取的，并用于在训练阶段训练 VAE 模型。 在推理阶段，经过训练的 VAE 用于预测具有未布线布局的布线区域。
在这两种情况下，监督生成学习都会自动用于从现有设计中学习手动布局技术。 在某种程度上，它减轻了在自动 AMS 布局和布线算法中设计启发式的工作，并提供了一种从现有布局中学习人类知识的新方法。

自动约束生成

AMS CAD 与回路仿真

在AMS CAD中结合模拟并不是一个新的想法。在早期的工作[84]中，原理图模拟被用于灵敏度分析来检测对称性约束。最近，后布局模拟被用于自动AMS CAD流。图10显示了在环路中加入模拟的典型流程。在一个自动布局生成器生成一个布局后，使用模拟来决定布局后的性能是否符合设计规范。然后，布局生成器可以进一步优化或改变布局，直到它通过仿真验证。

模拟版图自动化中的未决问题

在最近自动 AMS 版图综合的快速发展中，一些未决问题和挑战仍有待解决。 本节介绍我们对自动化 AMS 布局设计研究的未来方向的看法。

全面布局综合流程的开源工作

从基本器件到详细布线，组成一个完整的布局综合流程需要付出相当大的努力[38,92,93]。 这种显着的开发开销阻碍了对性能驱动的 AMS 布局综合的研究。 幸运的是，开源 AMS 布局生成工具的最新进展缓解了这些问题。 ALIGN、BAG 和 MAGICAL 提供了三种不同的方法，都具有端到端网表到 GDS 布局生成流程。 这三个框架选择 Python 作为一种灵活且适合快速原型设计和软件开发的顶级编程语言。 我们预计会有越来越多的研究利用开源工具并专注于通过布局后仿真验证的性能驱动的布局生成。
但是，开源环境还不成熟。 对于BAG来说，版面设计需要人工，开源的版面设计模板数量相对有限。 另一方面，ALIGN 和 MAGICAL 都支持当前公开版本中的选定技术。 一个主要挑战是将工具转移到其他技术的开发开销。 例如，设计规则和设备布局在不同的技术中是不同的。
活跃的开源社区还支持不同项目之间的协作。 在当前的开源 AMS 布局生成器工具中，一些工作是重复的并且相互重叠。 例如，所有的 ALIGN、BAG 和 MAGICAL 都实现了设备生成器。 一种可能的方法是标准化工具之间的接口和文件格式。 例如，类似于数字、物理设计流程，开源 AMS 布局综合工具可以使用标准化的可交换文件格式来实现不同工具的集成使用。 我们认为 AMS 布局合成开源社区的未来趋势。

签核质量布局生成

签核质量布局生成对于基于优化的方法，一个悬而未决的问题是如何获得签核质量布局。 换句话说，如何填补当前优化与实际电路性能之间的差距。
一个潜在的方向是用毫升方法模型布局对电路性能的影响。初步研究调查在3.1节。然而,这项工作没有直接回答的问题如何优化性能。即使准确的性能建模,考虑毫升模型的优化方法是剩余的回答。

了解设计 AMS 设计

AMS 设计在功能上有所不同。 此外，了解电路设计对于全自动版图生成至关重要。 例如，运算放大器和比较器可能针对不同的考虑具有不同的理想布局策略。 此外，从原理图中提取基于优化的模拟布局和布线中的合适约束也需要电路设计方面的知识。 目前，最先进的约束生成主要关注对称性[81, 90]。 然而，如第 2.3 节所述，在自动布局布线中使用了更多不同的约束。 他们中的许多人可能需要对原理图设计有更深入的了解。 例如，在 ADC 混合信号系统中保持规则的系统信号流在对称性之外也是至关重要的[71, 91]。 另一方面，研究发现不同类型的网络通常需要不同的路由策略[80]。 手动布局设计中经常有一些考虑因素，这些考虑因素通常难以表述为简单的几何约束，例如对称性。 此外，如何理解电路的具体功能仍然是一个悬而未决的问题。 例如，对于 SAR ADC 设计中的 C-DAC 模块，布局策略应考虑匹配电容器阵列。 尽管存在用于电容器阵列的指定放置技术[94]，但目前需要由人类工程师明确指定。

结论

本文概述了模拟和混合信号电路自动布局生成的当前框架。 总结了最新研究的最新进展和趋势。 我们回顾了 AMS 布局生成的重大挑战，并调查了使用 ML 解决这些未解决问题的开源框架的最新进展。