endcap

endcap主要加在block level的 row end(2边) 和上下各一row , 已经memory 或者其他block的周围包边,看TSMC 40ISF 的介绍,讲了PSE ( poly space effect)和OSE (od space effect)造成的影响,
主要意思是不能让poly和OD周围太空,不对称,密度太低,因此通过加endcap(通常是FILLER2 ,FILLER1没有OD ,不行)来满足均匀的密度, 是的std cell 周围的环境一致,
一般来说对block level是 必须做的,因为在chip level来看必须是一致的密度,


welltap这个就是偏置nwell和psub , 适应7-track等小std cell, 一般为50~60um一个半径
来加,棋盘式加入, 这个不是40nm的独有, 早在180nm的时候就有了,

decap 就是去耦啊,特殊的filler cell, 可以降低动态电压降, 满足一定的电容值,
gate array类型的decap(比如tsmc的GDCAP)还可以起到eco cell的作用,

40nm就是多了个endcap,  dfm更加重视些, 不能用FILLER1了,

你可能感兴趣的:(endcap)