微机原理：简答题

在8086系统中，什么是逻辑地址和物理地址？他们之间关系是什么?

1. 逻辑地址是 16 位的，允许在程序中编排的地址，逻辑地址中的段地址分别储存在 4 个段寄存器 CS、SS、DS、ES，依次对应内存中代码段、堆栈段、数据段和附加段中的首单元地址。
2. 物理地址是 20 位的，是信息存放在内存中的实际地址。物理地址是由逻辑地址的段地址左移 4 位加上偏移地址计算得到的，在 CPU 的地址加法器中实现。唯一的物理地址对应多个逻辑地址。
3. DS 对应的段内偏移地址可能在 BX、BP、SI 或 DI 寄存器中，CS 对应的段内偏移地址在 IP 寄存器中，SS 对应的段内偏移地址在 SP 寄存器中，ES 对应的段内偏移地址可能在 BX、BP、SI 或 DI 寄存器中。

同步传输和异步传输的特点各是什么?

1. 同步要求收发双方的时钟是统一的；异步不要求收发双方时钟统一。
2. 异步面向字符传输，字符之间的时间间隔可以是任意的，但必须给每一个字符加上开始位和停止位，以便接收端能够正确接受每个字符；同步面向比特传输，传输时不允许有间隙，必须在传送的多个比特所组成信息帧的开始加上同步字符。
3. 异步对时序的要求较低，同步须通过特定的时钟线路协调时序。
4. 异步传输通信设备简单、便宜，但比同步传输效率低。

什么是中断源？识别中断源有哪些方法?

1. 引起中断的原因或发出中断中请的来源，称为中断源。
2. 识别方法：
     ① 每个中断源都有一条中断请求信号线，且固定一个中断服务程序的入口地址， CPU 一旦检测到某条信号线有中断中请，就进入相应的中断服务程序。
     ② 向量中断，使用向量中断系统的中断源，除了能输出中断请求信号外，还能在 CPU 响应了它的中断请求后输出一个中断向量，CPU 根据这个中断向量能够获得该中断源程序的入口地址，从而为其服务。

简述微机工作过程。

1. 微机的工作过程就是执行程序的过程，而程序由指令序列组成。执行程序的过程，就是执行指令序列的过程。执行每一条指令，都包括取指令与执行指令两个基本阶段。
2. 因此微机的工作过程，也就是不断地取指令和执行指令的过程。
     ① 在取指阶段，CPU 从内存中读出指令，送至指令寄存器 IR，然后由指令译码器译码，控制器发出相应的控制信号，CPU 便知道该条指令要执行什么操作。
     ② 在执指阶段，CPU 执行指令所规定的具体操作。当一条指令执行完毕后，就转入了下一条指令的取指阶段，周而复始地循环，一直进行到程序结束。

8086如何响应一个外部的INTR中断请求？

在 INTR 中断请求响应条件满足的情况下：

1. 8086 在连续的两个总线周期中发出INTA中断请求响应信号。
2. 在第二个 INTA信号期间，中断源经数据总线向 8086 发出一字节的中断类型码，8086 收到中断类型码后放入暂存器。
3. 8086 保护现场：标志寄存器入栈，清除 IF、TF 标志位，断点 CS、IP 值入栈。
4. 8086 将中断类型码乘 4 后得到中断向量表的入口地址，从此地址开始的 4 个单元中读出中断服务程序的入口地址（CS: IP）。

冯·诺伊曼计算机的基本设计思想是什么？

1. 采用二进制，机器用二进制表示数据和指令。
2. 存储程序，将程序和数据存放在存储器中。
3. 程序控制，计算机在工作时从存储器取出指令加以执行，自动完成计算任务。
4. 指令的执行是顺序的，即一般按照指令在存储器中存放的顺序执行。
5. 计算机由存储器、运算器、控制器、输入设备和输出设备五大基本部件组成。

简述8086内部中断的种类及特点。

1. 内部中断又称软件中断，是通过软件调用的不可屏蔽中断，包括溢出中断、除法出错中断、单步中断、INT n 指令中断及单字节 INT3 指令中断。
2. 中断类型码或者包含在指令中，或者是预先规定的。
3. 不执行 INTA 总线周期。
4. 除单步中断外，任何内部中断都无法禁止。
5. 除单步中断外，任何内部中断的优先级都比任何外部中断的高。

I/O接口电路采用统一编址和独立编址时对微处理器有无特殊要求？

1. I/O 接口电路采用统一编址时对微处理器无特殊要求，只需将 I/O 接口电路当作存储对于一样对待即可。
2. 而独立编址时则对微处理器有特殊要求，需要 CPU 的指令系统中包含有访内存指令和访外设指令以及专门的访内存的操作和访外设操作的控制逻辑。

8086处理器的输入控制信号RESET、READY、HOLD的含义各是什么？当它们有效时，8086CPU将做出何种反应？

1. RESET:复位输入信号，高电平有效。该引脚有效时，将迫使 8086 处理器回到其初始状态;转为 无效时，CPU 重新开始工作。
2. READY:准备好信号，高电平有效的输入信号，表示存储器或 I/O 端口准备好。处理器的运行速度远远快 于存储器和 I/O 端口，当处理器检测到 READY=0 时，存储器或 I/O 端口不能按基本的总线周期进行数据交换时，需要插入一个等待状态 Tw，当处理器检测到READY=1 时，可以进行数据交换时。
3. HOLD:总线请求，是一个高电平有效的输入信号。该引脚有效时，表示其它总线主控设备向处理器申请 使用原来由处理器控制的总线。