Cadence Allegro 17.4学习记录开始01-原理图Capture CIS 17.4

Cadence Allegro 17.4学习记录开始01-原理图Capture CIS 17.4

一、创建工程文件夹

在打开软件前，可以先创建一个工程文件夹，然后在这个工程文件夹里面创建3个文件夹，分别用于存放原理图文件，封装，PCB文件，这是一个好习惯便于管理文件。

二、建立原理图工程

使用软件：Capture CIS17.4，

首次打开这个软件，出现以下选择：根据①②③这三个步骤选择即可。

创建工程：

第一，点击工程，弹出对话框

打开原理图文件夹里面，就会用有原理图文件了

这个就是创建原理图工程的方法，推荐使用这个方法

第二，点击设计，直接创建原理图工程，默认名，DESIGN1
这个也可以创建原理图工程，都是一样的，我一般不使用，需要修改名字

三、创建元件库

名字和路径都默认了，保存在SCH文件夹里。

下面就可以开始绘制自己需要的原理图元件符号了

绘制元件库符号实例

简单的元件，比如AT24C02

第一，新建元件


第二，点击OK，进入元件绘制界面

绘制元件的基本步骤与Altium designer的基本一致，放置管脚、设置管脚属性、放置Body、设置元件属性

第三，放置管脚阵列（Pin Array），管脚阵列可以同时放置多个管脚，实现快捷放置

具体使用，选中PIN ARRAY，如下，注意，其中名称可以用以数字结尾的字符串，后续增加的管脚会以每次步进值增加该值。

图中设置的结果如下

第四，设置管脚属性

第五，放置Body

下面就是完成后的元件符号

homogeneous分列元件的分部具有相同属性，比如运放，LM358

第一，新建元件

第二，点击OK，进入元件绘制界面

第三，放置管脚阵列（Pin Array），管脚阵列可以同时放置多个管脚


第四，设置管脚属性


第五，放置Body，文本标志


这样就可以了

heterogenous分列元件的分部具有不同属性，比如STM32单片机IC，STM32F405RGT6

第一，新建元件
按照IO口、电源、启动，将管脚分为4个部分，分别为PAPB口、PCPD口、启动、电源部分。

封装为LQFP64,如下图

第二，点击OK，进入元件绘制界面

绘制元件的基本步骤与Altium designer的基本一致，
放置管脚、设置管脚属性、放置Body、设置元件属性

根据放置管脚、设置管脚属性、放置Body、设置元件属性这四个属性分别绘制ABCD四个部分就可以了，

这样就可以了

元件库网址

这里有两个网址，可以下载元件库，
新版的网址，链接: IC封装网-行业IPC标准化的元件库及PCB封装库资源下载平台
旧版的网址，链接: IC封装网

两个网址，都可以下载元件库

总结

1. 简单元件制作

可用管脚阵列加快设计
可多选管脚实现快捷操作
创建元件的时候，可以不填写元件管脚数量，在修改元件封装的时候再进行修改，元件管件数可随时修改
绘制不规则的元件的时候，通过修改栅格选项pointer snap to grid，实现在任意处绘制图线

2 .分列元件制作

homogeneous分列元件的分部具有相同属性
heterogenous分列元件的分部具有不同属性

元件库是可以复用的，也就是我们不需要每次设计电路板的时候都重新设计元件，我们可以使用以前的自己画的，或者是其他人的。但是绘制元件这个操作是我们必须学会的，也是必须掌握的，因为芯片的类型是无穷无尽的，如果我们遇到一个全新的芯片，我们无需到处找别人做好的元件，而是自己绘制。但是重复造轮子是没有意义的，尽量使用已有的元件，加快开发速度。

四、自带元件库

Cadence元件库
Cadence自带元件库位置为安装目录\Cadence_SPB_17.4-2019\tools\capture\library



明天继续以下内容：
元件库复用
绘制原理图
原理图DRC检查
#原理图生成网表
原理图导出BOM
#原理图导出PDF文档
2023-02-07