PCB设计布局布线规则以及注意事项

 

目录

 

PCB元器件布局

PCB布线 

进行 PCB 设计时遵循的规则

PCB的层叠结构

PCB层的设计思路

---

PCB元器件布局

1. 根据结构图设置板框尺寸，按结构要素布置安装孔、接插件等需要定位的器件，并给这些器件赋予不可移动属性（Placement edit ->Fix）。按工艺设计规范的要求进行尺寸标注。
2. 根据结构图和生产加工时所须的夹持边设置印制板的禁止布线区、禁止布局区域。根据某些元件的特殊要求，设置禁止布线区。可根据板框来使用Z-copy命令进行操作。针对元器件可进行相应特殊处理。
3. 布局操作的基本原则：
   1. 遵照“先大后小，先难后易”的布置原则，即重要的单元电路、核心元器件应当优先布局。比如说一些重要电路，核心板块，最小系统部分电路，高频高速模块电路等等。
   2. 布局中应参考原理框图， 先把原理图中的小模块分别大致位置摆放完成后，再根据单板的主信号流向规律安排各个小模块的摆放，并且对实现排放好的小模块进行适当的调整。比如一些DCDC电路，LDO，运放，等一些特定功能的小模块。
   3. 布局应尽量满足以下要求:
      1. 总的连线尽可能短，关键信号线最短；
      2. 高电压、大电流信号与小电流，低电压的弱信号完全分开；
      3. 模拟信号与数字信号分开；
      4. 高频信号与低频信号分开；
      5. 高频元器件的间隔要充分。
   4. 相同结构电路部分，尽可能采用“对称式”标准布局。
   5. 按照均匀分布、重心平衡、版面美观的标准优化布局。
   6. 器件布局栅格的设置，一般 IC 器件布局时，栅格应 为 50--100 mil；小型表面安装器件，如表面贴装元 件布局时，栅格设置应不少于 25mil。这个可以根据实际情况进行设置。
4. 同类型插装元器件在 X 或 Y 方向上应朝一个方向放置。 同一 种类型的有极性分立元件也要力争在 X 或 Y 方向上保持一 致，便于生产和检验。
5. 发热元件要一般应均匀分布，以利于单板和整机的散热，除温度检测元件以外的温度敏感器件应远离发热量大的元器件。对于某些大功率发热器件需要进行一些特殊处理，比如加散热鳍或者通过将元器件通过导热硅胶片与外壳进行紧密连接，通过将热倒到外壳上面进行散热。
6. 元器件的排列要便于调试和维修，亦即小元件周围不能放置大元件、需调试的元器件周围要有足够的空间。塑料壳体的元器件位置与小的贴片器件位置需要考虑。
7. BGA 与相邻元件的距离>5mm；其它贴片元件相互间的距离 >0.7mm；贴装元件焊盘的外侧与相邻插装元件的外侧距离 大于 2mm；有压接件的 PCB，压接的接插件周围 5mm 内不 能有插装元、器件，在焊接面其周围 5mm 内也不能有贴装 元、器件。
8. 对于一些需要过静电测试的产品，其器件放置尽量离板边缘距离大于3.5mm；如果板子空间有限，可以在离板边缘大于0.45mm出打过孔到地；或者在容易接触到静电的接口电路处设计加ESD二极管防静电处理。
9. IC 去偶电容的布局要尽量靠近 IC 的电源管脚，并使之与电源和地之间形成的回路最短。为了达到去耦最佳效果，减小寄生电感，电源与地需经过去耦电容两端，然后再连接到IC电源和地两端。去耦电容接地端进行通过打过孔进行接地，最好不要两个去耦电容共用同一个地孔。如果是双去耦电容需要将容值较小的电容靠近芯片电源脚，一般差值大于100倍，一般做退耦处理前级用4.7u,用于滤低频，二级用0.1u，用于滤高频，4.7uF的电容作用是减小输出脉动和低频干扰，0.1uF的电容应该是减小由于负载电流瞬时变化引起的高频干扰。一般前面那个越大越好，两个电容值相差大概100倍左右。另外去耦电容还能满足芯片内部晶体管导通时所需的瞬态电流。
10. 元件布局时,应适当考虑使用同一种电源的器件尽量放在一起, 以便于将来的电源分隔。可将不同电压的电源部分分别放置，有利于维修及查找问题。
11. 用于阻抗匹配目的阻容器件的布局，要根据其属性合理布置。串联匹配电阻的布局要靠近该信号的驱动端，距离一般不超过 500mil。匹配电阻、电容的布局一定要分清信号的源端与终端，对于多负载的终端匹配一定要在信号的最远端匹配。
12. 射频天线部分电路的元器件放置最好按照参考设计进行摆放，并且再保证阻抗匹配的条件下，线要尽可能的粗而短，可与电感或者电容焊盘一致，摆放要考虑到布线，不能有直角或者锐角，如需要拐弯则最好采用弧形走线，可将元器件呈45度摆放或者自由角度摆放。
13. 布局完成后打印出装配图检查器件封装的正确性，并且确认单板、背板和接插件的信号对应关系，经确认无误后方可开始布线。一定多次检查，布局完成后基本整个PCB设计基本完成了70%，好的布局应该已经考虑到后面的布线，完成后只需要按照思路进行拉线即可，如果布局不够成熟或者有缺陷，对后面的拉线影响很大，甚至需要整体重新进行布局。
     

PCB布线 

设置布线约束条件

1. 为了减少层间信号的电磁干扰，相邻布线层的信号线走向应取垂直方向。比如电量变化比较小的电容信号，晶振电路，射频电路等等。
2. 线宽和线间距的设置：
   1. 单板的密度。板的密度越高，倾向于使用更细的线宽和更窄的间隙。细和窄的程度需要考虑到板厂的现有工艺能否达到，最好提前和板厂沟通一下，另外也要考虑到板子的良率问题。
   2. 信号的电流强度。当信号的平均电流较大时，应考虑布线宽度所能承载的电流。非常保守的来说35um铜厚，1mm线宽一般对应1A左右电流，（本人实实测35um铜厚，线宽2.5mm带过850W的负载，持续5小时左右，没有出现发热或者其他现象，但不建议如此操作），如果是走线很长需要进行适当降额处理，若是受制于空间及爬电距离等等，可以将走线进行阻焊开窗，加锡处理，增加截面的厚度，以增大载流量。
   3. 电路工作电压：线间距的设置应考虑其介电强度。220V电路设计需要考虑爬电距离以及电气间隙还有安规要求，一般要求220V间距大于2.5mm。
   4. 可靠性要求。可靠性要求高时，倾向于使用较宽的布线和较大的间距。
   5. PCB 加工技术限制：国内/国际先进水平： 推荐使用最小线宽/间距： 6mil/6mil 4mil/4mil  极限最小线宽/间距： 4mil/6mil 2mil/2mil。设计最小线间距及线宽时，包括选用最小过孔时，最好提前咨询板厂看其工艺能否达到要求。
3. 孔的设置
   1. 过线孔
      1. 制成板的最小孔径定义取决于板厚度， 板厚孔径比应 小于 5:8。
      2. 孔径优选系列如下：
         1. 孔                  径： 24mil | 20mil | 16mil | 12mil | 8mil
         2. 焊   盘    直    径： 40mil | 35mil | 28mil | 25mil | 20mil
         3. 内层热焊盘尺寸： 50mil | 45mil | 40mil | 35mil | 30mil
      3. 板厚度与最小孔径的关系：
         1. 板       厚： 3.0mm  | 2.5mm  | 2.0mm  | 1.6mm  | 1.0mm
         2. 最小孔径： 24mil    |  20mil    | 16mil    |  12mil   |  8mil
   2. 盲孔和埋孔：盲孔是连接表层和内层而不贯通整板的导通孔，埋 孔是连接内层之间而在成。（一般不建议使用）
   3. 测试孔：指用于 ICT 测试目的的过孔，可以兼做导通孔，原则上孔径不限，焊盘直径应不小于 25mil，测试孔之间中心距不小于 50mil。不推荐用元件焊接孔作为测试孔。
   4. TP测试点：一般调试时候使用，用于飞线或者万用表示波器表笔点触测试。测试点可自己根据板子区域大小设置一个合适直径的焊盘，注意不需要设置pastemask层。
4. 特殊布线区间的设定：
   特殊布线区间是指单板上某些特殊区域需要用到不同于一般设置的布线参数，如某些高密度器件需要用到较细的线宽、较小的间距和较小的过孔等，或某些网络的布线参数的调整等，需要在布线前加以确认和设置。像这种需要重点“照顾”的部分，最好提前做一个笔记记录下来，然后操作中按照笔记列出的内容进行操作，布线完成后也可以按照笔记记录进行check review,这种特殊“照顾”的部分一般很容易忘记或者遗漏，毕竟好记性不如烂笔头嘛。
5. 定义和分割平面层
   1. 平面层一般用于电路的电源和地层（参考层），由于电路中 可能用到不同的电源和地层，需要对电源层和地层进行分 隔，其分隔宽度要考虑不同电源之间的电位差，电位差大于 12V 时，分隔宽度为 50mil，反之，可选 20--25mil 。
   2. 平面分隔要考虑高速信号回流路径的完整性。
   3. 当由于高速信号的回流路径遭到破坏时，应当在其他布线层 给予补尝。例如可用接地的铜箔将该信号网络包围，以提供 信号的地回路。
6. 布线
   1. 布线优先次序
      1. 关键信号线优先：电源、摸拟小信号、高速信号、时钟 信号和同步信号等关键信号优先布线。采用地平面覆铜时， 被覆铜的网络建议不用布线。优先走模拟小信号、高速信号、高频信号、时钟信号；其次再走数字信号；
      2. 密度优先原则：从单板上连接关系最复杂的器件着手布线。从单板上连线最密集的区域开始布线。
   2. 尽量为时钟信号、高频信号、敏感信号等关键信号提供专门 的布线层，并保证其最小的回路面积。必要时应采取手工优先布线、屏蔽和加大安全间距等方法保证信号质量。
   3. 地线回路环路保持最小，即信号线与其回路构成的环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰也越小。 对于top层和bottom层敷地的时候，需要仔细查看，有些信号地是否被信号线分割，造成地回路过远，此时应该在分割处打过孔，保证其地回路尽可能小；

      

       

   4. 晶振部分底部禁止走线；且应远离板上的电源部分，以防止电源和时钟相互干扰；
   5. 尽量采用手工布线；重要信号（时钟、复位等信号）建议不要有过孔。
   6. 特殊电路走线：比如电容触摸按键等走线最好按照相关芯片的推荐来走线，其中包括线宽，线长度，线地距离，不得交叉走线，触摸盘大小等等。还有比如一些射频电路，如果自己不是特别精通射频，最好老老实实的照抄参考设计，该做阻抗匹配的做阻抗匹配，该净空的净空，人家怎么说咱就怎么做。然后拿到板子做好demo后再进行一些天线电路匹配，拿到改好的参数更新到原理图，量产基本就按照这个参数来了。功能基本没问题，射频性能达到80%~90%甚至更好，当然不在话下。能力经验不够的情况下，千万不要随心所欲的搞这些特殊走线，否则你会怀疑人生。
       

 

进行 PCB 设计时遵循的规则

1. 地线回路规则
   环路最小规则，即信号线与其回路构成的环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰也越小。 针对这一规则，在地平面分割时， 要考虑到地平面与重要信号走 线的分布，防止由于地平面开槽等带来的问题；在双层板设计中，在 为电源留下足够空间的情况下，应该将留下的部分用参考地填充，且 增加一些必要的孔，将双面地信号有效连接起来，对一些关键信号尽 量采用地线隔离，对一些频率较高的设计，需特别考虑其地平面信号 回路问题，建议采用多层板为宜。

2. 串扰控制
   串扰（ CrossTalk)是指 PCB 上不同网络之间因较长的平行布线引起的相互干扰，主要是由于平行线间的分布电容和分布电感的作用。 克服串扰的主要措施是：

   1. 加大平行布线的间距，遵循 3W 规则。

      

       

   2. 在平行线间插入接地的隔离线。比如有些电容按键的走线处理。
   3. 减小布线层与地平面的距离。当然不能太近，板厂的工艺能够达到。
3. 屏蔽保护
   对应地线回路规则，实际上也是为了尽量减小信号的回路面积， 多见于一些比较重要的信号，如时钟信号，同步信号。 对一些特别重要，频率特别高的信号，应该考虑采用铜轴电缆屏蔽结构设计，即将所布的线上下左右用地线隔离，而且还要考虑好如何有效的让屏蔽地与实际地平面有效结合。对于一些高速电路，射频芯片部分采用屏蔽罩也是一种方式。
4. 走线的方向控制规则
   相邻层的走线方向成正交结构。避免将不同的信号线在相邻层走成同一方向，以减少不必要的层间窜扰；当由于板结构限制（如某些背板）难以避免出现该情况，特别是信号速率较高时，应考虑用地平面隔离各布线层，用地信号线隔离各信号线。有些高速电路比如USB数据线，也可以采用差分线来处理，信号的振幅相等，相位相反，抗干扰，抑制EMI，时序定位准确。
5. 走线的开环检查规则
   一般不允许出现一端浮空的布线（ Dangling Line),主要是为了避免产生"天线效应"，减少不必要的干扰辐射和接受，否则可能带来不可预知的结果。
6. 阻抗匹配检查规则
   同一网络的布线宽度应保持一致， 线宽的变化会造成线路特性阻抗的不均匀，当传输的速度较高时会产生反射，在设计中应该尽量避免这种情况。 在某些条件下，如接插件引出线， BGA 封装的引出线类似的结构 时，可能无法避免线宽的变化，应该尽量减少中间不一致部分的有效长度。
7. 走线终结网络规则
   在高速数字电路中，当 PCB 布线的延迟时间大于信号上升时间 （或 下降时间）的 1/4 时，该布线即可以看成传输线，为了保证信号的输 入和输出阻抗与传输线的阻抗正确匹配，可以采用多种形式的匹配方 法，所选择的匹配方法与网络的连接方式和布线的拓朴结构有关。
   1. 对于点对点（一个输出对应一个输入）连接，可以选择始端串联匹配或终端并联匹配。前者结构简单，成本低，但延迟较大。后者匹配效果好，但结构复杂，成本较高。
   2. 对于点对多点（一个输出对应多个输出）连接，当网络的拓 朴结构为菊花链时，应选择终端并联匹配。当网络为星型结构时，可以参考点对点结构。
   3. 星形和菊花链为两种基本的拓扑结构, 其他结构可看成基本结构的变形, 可采取一些灵活措施进行匹配。在实际操作中 要兼顾成本、功耗和性能等因素，一般不追求完全匹配，只要将失配引起的反射等干扰限制在可接受的范围即可。
8. 走线闭环检查规则
   防止信号线在不同层间形成自环。 在多层板设计中容易发生此类 问题，自环将引起辐射干扰。一些比较重要的信号线可以将其它层关闭，高亮此NET来进行查看是否形成闭环。
9. 走线的分枝长度控制规则
   尽量控制分枝的长度，一般的要求是 Tdelay<=Trise/20。
10. 走线的谐振规则
    主要针对高频信号设计而言，即布线长度不得与其波长成整数倍关系，以免产生谐振现象。
11. 走线长度控制规则
    短线规则，在设计时应该尽量让布线长度尽量短，以减少由于走线过长带来的干扰问题，特别是一些重要信号线，如时钟线，务必将其振荡器放在离器件很近的地方。对驱动多个器件的情况，应根据具体情况决定采用何种网络拓扑结构。
12. 倒角规则
    PCB 设计中应避免产生锐角和直角。特殊部分可以采用弧形线。
13. 器件去耦规则
    1. 在印制版上增加必要的去耦电容，滤除电源上的干扰信号， 使电源信号稳定。在多层板中，对去耦电容的位置一般要求不太高，但对双层板，去耦电容的布局及电源的布线方式将直接影响到整个系统的稳定性，有时甚至关系到设计的成败。
    2. 在双层板设计中，一般应该使电流先经过滤波电容滤波再供器件使用，同时还要充分考虑到由于器件产生的电源噪声对下游的器件的影响，一般来说，采用总线结构设计比较好，在设计时，还要考虑到由于传输距离过长而带来的电压跌落给器件造成的影响，必要时增加一些电源滤波环路，避免产生电位差。
    3. 在高速电路设计中，能否正确地使用去耦电容，关系到整个板的稳定性。去耦电容一般要求靠近芯片电源引脚，且容值较小的越靠近引线脚。
    4. 合理的电容布置不仅可以达到去偶，滤波作用，有时候芯片器件的启动电流特别大，可能会导致拉低其他电路的电压，加上去耦电容后，同时也有着储能的作用。另外一些较大电流的器件或者模块（sim5360等）需要特地的再电源进线端加上储能更加厉害的钽电容或者其他大电容。
14. 器件布局分区/分层规则
    1. 主要是为了防止不同工作频率的模块之间的互相干扰，同时尽量缩短高频部分的布线长度。通常将高频的部分布设在接口部分以减少布线长度，当然，这样的布局仍然要考虑到低 频信号可能受到的干扰。同时还要考虑到高/低频部分地平面的分割问题，通常采用将二者的地分割，再在接口处单点相接。
    2. 对混合电路，也有将模拟与数字电路分别布置在印制板的两面，分别使用不同的层布线，中间用地层隔离的方式。
15. 孤立铜区控制规则
    孤立铜区的出现，将带来一些不可预知的问题，因此将孤立铜区与别的信号相接，有助于改善信号质量，通常是将孤立铜区接地或删除。 在实际的制作中， PCB 厂家将一些板的空置部分增加了一些铜箔， 这主要是为了方便印制板加工，同时对防止印制板翘曲也有一定的作用。
16. 电源与地线层的完整性规则
    对于导通孔密集的区域，要注意避免孔在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，并进而导致信号线在地层的回路面积增大。
17. 重叠电源与地线层规则
    不同电源层在空间上要避免重叠。 主要是为了减少不同电源之间 的干扰，特别是一些电压相差很大的电源之间，电源平面的重叠问题一定要设法避免，难以避免时可考虑中间隔地层。
18. 3W 规则
    为了减少线间串扰，应保证线间距足够大，当线中心间距不少于 3 倍线宽时，则可保持 70%的电场不互相干扰，称为 3W 规则。如要达到 98%的电场不互相干扰，可使用 10W 的间距。

    

     

19. 20H 规则
    由于电源层与地层之间的电场是变化的，在板的边缘会向外辐射电磁干扰，称为边沿效应。 解决的办法是将电源层内缩， 使得电场只在接地层的范围内传导。 以一个 H（电源和地之间的介质厚度）为单位，若内缩 20H 则可以将 70%的电场限制在接地层边沿内； 内缩 100H 则可以将 98%的电场限 制在内。
20. 五---五规则
    印制板层数选择规则，即时钟频率到 5MHz或脉冲上升时间小于 5ns，则 PCB 板须采用多层板，这是一般的规则，有的时候出于成本等因素的考虑，采用双层板结构时，这种情况下，最好将印制板的一面做为一个完整的地平面层。
     

PCB的层叠结构

PCB层的设计思路

PCB叠层EMC规划与设计思路的核心就是合理规划信号回流路径，尽可能减小信号从单板镜像层的回流面积，使得磁通对消或最小化。

1. 单板镜像层：镜像层是PCB内部临近信号层的一层完整的敷铜平面层（电源层、接地层）。主要有以下作用：
   1. 降低回流噪声：镜像层可以为信号层回流提供低阻抗路径，尤其在电源分布系统中有大电流流动时，镜像层的作用更加明显。
   2. 降低EMI：镜像层的存在减少了信号和回流形成的闭合环的面积，降低了EMI；
   3. 降低串扰：有助于控制高速数字电路中信号走线之间的串扰问题，改变信号线距镜像层的高度，就可以控制信号线间串扰，高度越小，串扰越小；
   4. 阻抗控制，防止信号反射。
2. 镜像层的选择
   1. 电源、地平面都能用作参考平面，且对内部走线有一定的屏蔽作用；
   2. 相对而言，电源平面具有较高的特性阻抗，与参考电平存在较大的电势差，同时电源平面上的高频干扰相对比较大；
   3. 从屏蔽的角度，地平面一般均作了接地的处理，并作为基准电平参考点，其屏蔽效果远远优于电源平面；
   4. 选择参考平面时，应优选地平面，次选电源平面。
3. 磁通对消原理
           根据麦克斯韦方程，分立的带电体或电流，它们之间的一切电的及磁的作用都是通过它们之间的中间区域传递的，不论中间区域是真空还是实体物质。在PCB中磁通总是在传输线中传播的，如果射频回流路径平行靠近其相应的信号路径，则回流路径上的磁通与信号路径上的磁通是方向相反的，这时它们相互叠加，则得到了通量对消的效果。
          磁通对消的本质就是信号回流路径的控制，具体示意图如下：

   

   如何用右手定则来解释信号层与地层相邻时磁通对消效果，解释如下：
   1. 当导线上有电流流过时，导线周围便会产生磁场，磁场的方向以右手定则来确定。
   2. 当有两条彼此靠近且平行的导线，如下图所示，其中一个导体的电流向外流出，另一个导体的电流向内流入，如果流过这两根导线的电流分别是信号电流和它的回流电流，那么这两个电流是大小相等方向相反的，所以它们的磁场也是大小相等，而方向是相反的，因此能相互抵消。
4. 六层板设计实例

   

    
   1. 对于六层板，优先考虑方案3；
      
      分析：
      1. 由于信号层与回流参考平面相邻，S1、S2、S3相邻地平面，有最佳的磁通抵消效果，优选布线层S2，其次S3、S1。
      2. 电源平面与GND平面相邻，平面间距离很小，有最佳的磁通抵消效果和低的电源平面阻抗。
      3. 主电源及其对应的地布在4、5层，层厚设置时，增大S2-P之间的间距，缩小P-G2之间的间（相应缩小G1-S2层之间的间距），以减小电源平面的阻抗，减少电源对S2的影响。
   2. 在成本要求较高的时候，可采用方案1；
      
      分析：
      1. 此种结构，由于信号层与回流参考平面相邻，S1和S2紧邻地平面，有最佳的磁通抵消效果；
      2. 电源平面由于要经过S3和S2到GND平面，差的磁通抵消效果和高的电源平面阻抗；
      3. 优选布线层S1、S2，其次S3、S4。
   3. 对于六层板，备选方案4:
      
      分析：
      对于局部、少量信号要求较高的场合，方案4比方案3更适合，它能提供极佳的布线层S2。
   4. 最差EMC效果，方案2
      
      分析：
      此种结构，S1和S2相邻，S3与S4相邻，同时S3与S4不与地平面相邻，磁通抵消效果差。
5. 总结：
   PCB层设计具体原则：
   1. 元件面、焊接面下面为完整的地平面(屏蔽)；
   2. 尽量避免两信号层直接相邻；
   3. 所有信号层尽可能与地平面相邻；
   4. 高频、高速、时钟等关键信号布线层要有一相邻地平面。