FPGA引脚功能说明与分析

FPGA引脚功能说明与分析

FPGA有很多个引脚，大多数为用户的IO口，有少量的IO作为特殊功能使用，下面以EP4CE10E22C8N芯片为例。

VCCINT：
供电引脚。内核电压1.2V/5%，负责给内部逻辑阵列电源引脚供电
VCCIO：
IO口供电电压，共有8个块，每个块的供电电压可以不一样，支持所有IO口输入输出标准
GND：
供电负极。器件所有的GND引脚应该连接到板子地
GNDA：
PLL锁相环的地，需要与GND相连。
VREFB：
参考电压引脚供电。给每个块输入参考电压，如果某个块使用输入参考电压，这个块对应的参考电压需要接到电源上。如果不用，则直接接地。
VCCA：
PLL锁相环电源正极。给锁相环模拟供电以及其他模拟设备供电，2.5V
VCCD_PLL：
PLL数字供电，1.2V。
DATA0：
专用配置输入引脚。在串行配置模式下，通过此引脚接收位宽配置数据。在AS模式下，DATAO 内部有个上拉电阻并始终有效。AS配置后，DATA0是一个专用的用户可控制的输入引脚。DATAO用作PP或者PS配置后，可作为IO，该引脚的状态取决于两引脚的设置。AP配置后，DATAO是一个专用的用户可控制的定双向引脚。
MSEL[2:0]：
FPGA配置引脚。用于设置Cyclone IV的配置方案，这些引脚必须硬件连接到VCCA或者GND。
nCE：
专用芯片使能引脚。芯片使能引脚，低电平有效。低电平时，设备使能。
nCONFIG：
专用高配置控制输入。在用户模式下拉低此脚会丢失FPGA 的配置数据，并进入复位状态，并使所有IO口变成三态(高阻态）。此引脚变成高电平时，会进行重新配置。该引脚上的缓冲器支持滞后，可以用施密特触发器。
CONF_DONE：
专用配置状态引脚。输出状态在配置之前和配置器件CONF_DONE应驱动至低电平。一旦所有的配置数据没有错误，初始化周期开始，CON_DONE被释放。作为输入状态，CON_DONE接收到所有的数据后，变为高电平。然后设备初始化，进入用户模式。
nSTATUS：
专用配置状态脚。在FPGA上电后，和在POR时间后释放（断电），立即驱动nSTATUS为低。作为输出状态，在配置过程中出现错误时，nSTATUS被拉低。作为输入状态，在配置和初始化期间，nSTATUS 被外部拉低时，将会产生错误。（初始化和配置期间，这个叫是处于输入状态时，不要拉低!)
TCK：
JTAG专用输入脚，将TCK连到地，JTAG 电路禁止。
TMS：
JTAG专用输入脚，将TMS连到VCC(+3.3V），JTAG电路禁止。
TDI：
JTAG专用输入脚，将TDI连到VCC( +3.3V)，JTAG电路禁止。
TDO：
功能:JTAG专用输出脚。
CLK and PLL Pins
CLK[O,2,4,6,9,11,13,15]，DIFFCLK_[0…7]p：专用全局时钟输入引脚，也可以用于差分全局时钟输入的正端或者用户输入引脚。差分P。
CLK[1,3,5,7,8,10,12,14]，DIFFCLK_[0…7]n：专用全局时钟输入引脚，也可以用于差分全局时钟输入的负端或者用户输入引脚。差分N。
DCLK：配置时钟引脚。在PS和PP配置模式下，DCLK是中配置数据从外部元到Cyclone器件。在AS和AP模式下，DCLK是配置接口提供定时的Cyclone器件的输出。在 AP配置后，改引脚可作为用户I/o引脚可选的用户控制。
nCEO：
设置完成时，输出驱动拉低。
FLASH_nCE, nCSO：
该引脚的功能在AP模式下表现为FLASH_nCE，在AS模式下表现为nCSo。该引脚内部有一个上拉电阻，并始终有效。nCSO:在串行配置(AS）模式下，从Cyclone器件输出控制信号到配置器件，使能配置器件。FLASH_nCE:在 AP模式下，从Cyclone器件输出控制信号到并行flash 中，使能flash。
DATA1，ASDO：
该引脚在PS，FPP，AP模式下，是DATA1;在AS模式下是ASDO。
DATA1:在非AS模式下，作为数据输入脚。通过DATA[7…o]或者DATA[15…o]向目标设备发送全字节或字宽数据。在PS配置方案中，DATA1作为用户的I/O引脚，是三态。FPP配置后，作为用户I/0脚，该脚的状态取决于两用引脚设置。AP配置后，DATA1是一个专门的双向用户可选配引脚。
ASDO:在AS模式下用于通过控制Cyclone到配置器件的信号，来读取数据。在 AS模式下，这个ASDO引脚有一个内部上拉电阻，始终有效。在AS 配置后，该引脚是一个专用于输出的用户可选择引脚.