主存储器(上）——计算机组成原理（三）

4.1 存储器分类

• 按存储介质分类（半导体【易失】：u盘；磁表面；磁芯；光盘【激光】）
• 按存取方式分类（存取时间与物理位置是否有关：随机访问【磁盘】/串行访问【磁带】）
• 按在计算机中的作用分类
  

4.2 主存储器

4.2.1 主存储器概述

4.2.1.1 主存储器的基本组成

4.2.1.2 主存和cpu的联系

主存通过数据总线，控制总线，地址总线和cpu相连。实现cpu对数据的读取操作。

4.2.1.3 主存中存储单元地址的分配

地址线为24根：则可以标识2²⁴个字节即16MB；
若字长为16位，而地址线标识字节，则按比例放大缩小。一个字节为8位，子长16位，16/2即 8MW

4.2.1.4 主存的技术指标

通常情况下：存取周期 > 存取时间： 因为存取周期内会有指令的执行时间等。

4.2.2 半导体芯片简介

4.2.2.1 半导体芯片的结构

• 地址线是用来传输地址信息用的。
• 址线一次确定一个存储单元，地址线上值可能取的所有组合确定了存储单元的个数。
  -数据线是用来连接移动设备和电脑，来达到数据传递或通信目的。
  数据线确定存储字长。数据线有多少条，字长就是多少位。
  eg：字长是32位1字=32bit=4B，表明处理器一次可处理4个存储单元，指令长度为4个存储单元。
  （内存容量的一个存储单元的大小由地址线的位数决定）
  eg：16K×1 代表16K个存储单元，每个存储单元存储1位信息。
  （存储单元的计量单位不是字节吗？ 地址线决定的到底是存储单位还是字节?）
• 例题能帮助更好的理解地址线和数据线的概念，以及字和字长的概念。
  https://www.cnblogs.com/php-rearch/p/6096672.html（为引用）
• 字节(Byte,简写为B)：8个二进制位构成1个“字节(Byte)”，它是存储空间的基本计量单位。
• 字：“字”由若干个字节构成。如果是一台16位机，那么，它的1个字就由2个字节构成。字是计算机进行数据处理和运算的单位。
  
  

4.2.2.2 半导体存储芯片的译码驱动方式

线选法类似一维数组
数据比较多时，地址线过多，集成度低。

图解：4根地址线。8根数据线。所以：16×8。一次对8位进行读写操作。

重合法类似二维阵列
集成度更高。分为行地址线和列地址线。

图解：行址和列地址只有一条线有效。数据线只有一位，每个存储单元也只有一位。

4.2.3 随机存取存储器（RAM）

4.2.3.1 静态RAM（SRAM）

基本单元电路 → 典型的芯片结构
重点：


基本单元电路（六管静态存储器）

• 使用T1-T4双稳态触发器储存0和1。（双稳态触发器不懂）
• 行开关和列开关都一行或一列有效，即可以在行或列添加触发器存储多位。

读和写操作


A端写入A的值，A’端写入A的反。两端同时写入。

典型芯片结构（Intel2114）


难点：怎么输出四位？类似于上面的片选择线地应用里的那个题目——分为四组

1K×4：总共2¹²位。行选择线6根，列选择线4根。
为什么这个4位的重合法不是连续的4位确定一个存储单元？线选法就是连续的存储单元。如果连续的4位确定一个存储单元，直接简单的确定行地址和列地址就好了。然后对4位进行读写操作。为什么打乱？提高了利用率？
到底是按位读取还是按照字节读取？存储单位到底是字节还是由数据线位数决定？个人认为：存储单元按数据线位数决定。重合法之所以打乱而不是连续的4位确定一个存储单元，一定有某种原因。而重合法如此操作是固定的规则，记住即可。

4.2.3.2 动态RAM（DRAM）

基本单元电路 → 典型的芯片结构
重点：

基本单元电路（三管式和单管式）

mos管开关：短的那边为栅极。栅极为高，则按下，开关导通。

典型芯片结构
单管动态RAM组成的Intel4116（16K×1）

16K×1应该是14根地址线，但是4116只有7根地址线，它有行地址缓存器和列地址缓存器。分别存储行地址和列地址。4116有时序控制（时序控制不懂）

读放大器是跷跷板电路。即左边强制为0（/1），则右边为1（/0）。
注意图中竖着的是行线。0-63行与64-1287之间每一列都有一个读放大器。
在读放大器左侧的行（0-63），读写线中有电表示0，无电表示1.（相反）
在读放大器右侧的行（6-127），读写线中无电表示0，有电表示1.（相同）

在读放大器左侧的行（0-63），写线中有电，电容不充电，表示0，写线无电表示1.（相反）
在读放大器右侧的行（6-127），写线中无电，电容不充电，表示0，有电表示1.（相同）
与上面的读的情况是一致的。
所以，在读放大器的右侧，数据一直是对的，不出错；
在读放大器的左侧，写入时相反，读取时再取反，数据不出错。

4.2.3.3 动态RAM的刷新

（从这里开始，只记录思路和重点难点，避免贴一些冗余的图，主要阐述思路，化繁为简）
刷新的原因：电容用存储电荷的方式保存信息，电容做的非常小，很容易漏电。必须在2ms内对其所有存储单元恢复一次原状态，称为刷新。
注意：DRAM的刷新只与行地址有关，一次刷新一行（在列开关之前加一个刷新放大器，一次刷新一行）
刷新是一行一行进行的。又因为内存就一套地址译码和片选装置，刷新与存取有相似的过程，它要选中一行，这期间片选线、地址线、地址译码器全被占用着。所以刷新与存取不能并行。同理，刷新操作之间也不能并行，意味着一次只能刷一行。

1 集中刷新：指在规定的一个刷新周期内，对所有存储单元集中一段时间逐行进行刷新。（一般是刷新周期的最后一段时间）
假设要求每2ms刷新一次，存取周期为0.5us，以128×128矩阵为例。则：

刷新周期为:2ms
问题：刷新时，IO和cpu都不能访问DRAM，这段时间被称为死区。
这种方式的优点是速度高，缺点是死时间长。

2 分散刷新：指对每行存储单元的刷新分散到每个存取周期内完成。其中，把机器的存取周期分成两段，前半段用来读/写或维持信息，后半段用来刷新。

刷新周期为：128*1us=128us＜2ms ， 在2ms丢失电荷前就会及时补充。
优点是没有死时间了，缺点是速度慢。

3 异步刷新：指不规定一个固定的刷新周期，将每一行分来来看，只要在2ms内对这一行刷新一遍就行。

128行，2ms全部刷新，只需要每15.6行刷新一行。循环128次2ms每一行都刷新了一遍。每个15.6us是一个集中刷新，总共128个分散刷新。
死区指每一段中（15.6us）的死区时间。
https://blog.csdn.net/qq_40627648/article/details/83626288（借鉴：刷新讲解）

SRAM和DRAM的比较