verilog遇到重复的模块应该怎么简便写法

1.极力推荐generate for写法

eg:

module A#

(

parameter x=16

)

(

);

genvar pin_count

generate for (pin_count=0;pin_count

begin:action

这里就写被复制16次的模块

endmodule

你可能感兴趣的:(fpga开发)