数字芯片后端设计——SRAM宏模块布局布线

在40nm SMIC工艺下,根据手册总结单端SRAM的布局布线问题。

  • ArtiGrid power structure options:以下图为例,memory的电源布线,无论是core核还是外围periphery,都是在M4层展开,在整个SRAM宏模块中,M4以下是不允许布线的,因为在这个区域已经被SRAM完全占用,M4是SRAM的最高层;因此在整体芯片的电源网络布线中,要明确高于M4层,即M5或者更高,但是在手册中的图片表示,M5层就可以。(这些都可以在SRAM手册中查到)
    数字芯片后端设计——SRAM宏模块布局布线_第1张图片
  • Implementation instance and standard cell orientation:原文这样写道,In their default orientations, the poly and metal layer directions in the compiler instances are opposite that of the ARM standard cell libraries. It is suggested that the compiler instances be rotated by 90 degrees to match the metal directions of the standard cell library during implementation. You should take special care, to verify that the placement position of the rotated instances results in proper alignment of instance signal and supply pins with design-routing grids.按照我的理解是,SRAM宏模块需要旋转90°,具体的原因可能是与40nm标准单元库所规定的相反,但是在实际中这并不会带来问题。
    这是最初为布局时,SRAM的方向如下:
    数字芯片后端设计——SRAM宏模块布局布线_第2张图片
    当我们把小块旋转,大块不旋转,经过电源综合后的如下:绿色的横线为SRAM模块M4层的电源线VDD VSS,在未旋转的SRAM块中,也会出现M4层的电源线,VDD VSS
    数字芯片后端设计——SRAM宏模块布局布线_第3张图片
    数字芯片后端设计——SRAM宏模块布局布线_第4张图片
  • Maximum transition time:20%时钟周期的经验法则。

你可能感兴趣的:(数字芯片后端设计——SRAM宏模块布局布线)