【swjtu】数字电路实验4-可控分频器设计

• 一、 实验目的

1 、 学习 ModelSim 仿真方法。

2 、 巩固 Verilog HDL 时序电路设计。

• 二、 基本实验内容

1 、 FPGA 开发板上有一个 50MHz 的高频时钟。设计一个可控分频器， clk_in