什么是CML电平

CML全称是Current Mode Logic，CML是所有高速数据接口形式中最简单的一种，它的输入与输出是匹配好的，从而减少了外围器件，也更适合于在高的频段工作。它所提供的信号摆幅较小，从而功耗较低。

它的特点如下：

①接口简单：输入、输出阻抗已匹配好，不需额外电路，利于信号完整性；

②高速：晶体管工作于放大区，因而开关速度快。

适用信号速率：3.125~12.5Gb/s

信号摆幅：800mV

常见Vodpp=400~900mV，Vidpp=100~900mV

业界还没有统一的CML电平标准，下表是TI的产品CML的标准。

CML接口的输出电路形式是一个差分对，该差分对的集电极电阻为50Ω，输出信号的高低电平切换是靠共发射极差分对的开关控制的，差分对的发射极到地的恒流源典型值为16mA，假定CML输出负载为一50Ω上拉电阻，则单端CML输出信号的摆幅为Vcc~Vcc-0.4V。在这种情况下，差分输出信号摆幅为800mV，共模电压为Vcc-0.2V。若CML输出采用交流耦合至50Ω负载，这时的直流阻抗由集电极电阻决定，为50Ω，CML输出共模电压变为Vcc-0.4V，差分信号摆幅仍为800mV。

CML信号单端输入阻抗为50Ω，差分输入阻抗为100Ω。输入晶体管作为射随器，后面驱动一差分放大器。 

 

CML与CML之间的连接分两种情况，当收发两端的器件使用相同的电源时，CML到CML可以采用直流耦合方式，这时不需加任何器件；当收发两端器件采用不同电源时，一般要考虑交流耦合，如右图所示，注意这时选用的耦合电容要足够大，以避免在较长连0或连1情况出现时，接收端差分电压变小。

LVPECL到CML的互联(交流耦合）：如左下图，在LVPECL的两个输出端各加一个到地的偏置电阻，电阻值选取范围可以从142Ω到200Ω(Vcc=3.3V时）。如果LVPECL的输出信号摆幅大于CML的接收范围，可以在信号输出端串两个电阻来做适当的衰减，例如串25Ω电阻，电压摆幅衰减为原来的0.67倍。右下图是左下图的变形，此时两个电阻之和为142Ω到200Ω。

 LVPECL到CML的互连 (直流耦合）：在LVPECL到CML的直流耦合方式中需要一个电平转换网络，如下图所示。该电平转换网络的作用是：既要匹配两种电平的共模电压，也要匹配差模电压。一般要求该电平转换网络引入的损耗要小，以保证LVPECL的输出经过衰减后仍能满足CML输入灵敏度的要求，另外还要求等效负载阻抗近似为50Ω。

 

如右图，R1、R2、R3需满足四个条件。

有时会遇到不能同时满足的情况，这时要么做适当的折中，要么只能采用交流耦合。虑到CML输入的共模电压可以适当地减小，以便可以满足其他条件且能获得较大的Gain值，但不同的芯片可能不同，需要确认。

 CML到LVPECL互连 (交流耦合）：有三种方案，可供根据接收端器件的实际情况进行选择。

 CML到LVPECL互连(直流耦合）：要做到完美的直流耦合是不可能的，例如下面的参数计算出电阻，所以只有把Vb调小才能有解，需要确认CML驱动芯片输出共模电压的范围，如果不在范围内就只能用交流耦合（R3改为电容）。