【前端验证】通关寄存器与ral_model —— apb agent组件编写

前言

【前端验证】通关寄存器与ral_model —— 一键式脚本gen_reg

以上一篇文章为分界线,从这一篇博客开始进入ral_model在uvm环境中的集成环节。

apb agent

要想集成ral_model到环境中,需要经过ral_model -> adapter -> apb_agent.sqr -> apb_agent.drv -> apb_interface -> top_module -> reg rtl的路径,关于这个已经经典结构呢已经有很多文章和教程中讲过了,我在这里就先不重复了。

作为一个重实验轻理论的人,我们先不纠结与整个结构,就针对单点先进行突破。要是用ral_model进行常规的前门访问,那么是必然是通过apb接口来进行总线读写的,apb interface就是连接环境和RTL的载体,那么我们就先做一个apb总线的agent和自测仿真仿真环境!

关于apb协议各种资料太多了,因此咱们不在这里花费过多的时间,直接完成组件。组件的基本思路请参考 【python脚本】用于生成简单握手接口与自测环境的gen_uvm_agent脚本 中的代码思路,下面直接上代码。

apb_interface

apb4总线协议新增了pready接口,所以我

你可能感兴趣的:(uvm,ral_model与寄存器集成,尼德兰的喵全内容专栏,开发语言,芯片,verilog,UVM)