【HISI IC萌新虚拟项目】ppu模块的编译环境搭建与RTL编译

关于整个虚拟项目,请参考:

【HISI IC萌新虚拟项目】Package Process Unit项目全流程目录_尼德兰的喵的博客-CSDN博客

前言

 虚拟机为芯王国公众号提供的虚拟机,虚拟机内置vcs工具,大家可以关注后自行获取。

关于编译环境的搭建,一些储备知识请参考之前的文章。首先,需要了解Makefile的一些基本语法:

【芯片前端】以vcs编译环境为例做一个适用于芯片前端的极简版Makefile实操教程_nc run_尼德兰的喵的博客-CSDN博客

而后,学习一下vcs的常用命令行和Makefile组织:

【验证小白】编译、仿真与波形 —— 基于VCS的通用superbench平台搭建_superbench 验证_尼德兰的喵的博客-CSDN博客

最后,验证环境是通过auto_testbench工具生成的,关于这个工具可以参考

你可能感兴趣的:(尼德兰的喵全内容专栏,ICer萌新入职虚拟项目,verilog,芯片,systemverilog,UVM,fpga开发)