MTK联发科安卓核心板MT8385（Genio 500）规格参数资料_性能介绍
简介
MT8385安卓核心板 是一个高度集成且功能强大的物联网平台，具有以下主要特性：
l 四核 Arm® Cortex®-A73 处理器
l 四核Arm Cortex-A53处理器
l Arm Mali™-G72 MP3 3D 图形加速器 (GPU)，带有 Vulkan® 1.0、OpenGL ES 3.2 和 OpenCL™ 2.x 完整配置文件
l 双核视觉处理器单元（VPU）cadence®Tensilica® VP6 DSP
l LPDDR3或LPDDR4/X外存支持
l HEVC/H.264 1080p@30fps视频解码
l H.264 1080p @ 30fps 视频编码
l 高分辨率、多摄像头框架，最高32MP @30fps
l 显示支持 MIPI® DSI 和 DPI/DBI 输出，最高 2400p * 1080p (Full HD+)，20:9 纵横比
l eMMC5.1和UFS2.1接口
l 先进的 Wi-Fi®、Bluetooth®、GNSS 和 FM Radio 连接
功能概述
功能说明
MT8385 架构是一个高度集成且功能强大的物联网平台，包含应用程序处理、视觉处理器单元 (VPU) 和连接子系统，可实现需要高性能边缘处理、高级多媒体和连接功能以及高分辨率相机的广泛用例。该平台具有四核 Arm Cortex-A73 和 Cortex-A53 的高级实施，均在高达 2.0 GHz 的频率下运行，以及强大的图形加速器。 MT8385 具有 LPDDR3 和 LPDDR4/X 以实现最佳性能，还支持从 eMMC 启动以最大限度地降低整体 BOM 成本。此外，还包括一组广泛的接口，用于连接相机、触摸屏显示器和 MMC™/SD 卡。
配备 Arm Neon™ 引擎的四核 Arm Cortex-A73 和 Cortex-A53 提供必要的处理能力，以支持最新的高级操作系统以及要求苛刻的应用程序，例如网页浏览、电子邮件、GPS 导航和游戏。该内容可以通过 2D/3D 图形加速器进行增强，然后在高分辨率触摸屏显示器上进行可视化。为了提供先进的多媒体应用和服务，例如流式音频和视频，该设备配备了一个多标准视频加速器，带有大量的解码器和编码器，如 HEVC 和 H.264，以及一个先进的音频子系统。
集成的 VPU 内核支持深度学习、神经网络加速和计算机视觉应用。后者与高达 32MP 的摄像头相结合，可以清晰准确地执行面部识别、物体识别、场景分析、光学字符识别等 AI 视觉功能。
通过与外部 MT7668/MT6631 连接芯片共享的单根天线，该设备提供了业界最便捷的解决方案。凭借其小尺寸和低功耗，它可以实现多种潜在的设备设计，从而降低开发成本并加快上市时间。
应用处理器
该设备包括一个基于 Arm 的处理器子系统 (MCUSYS)，负责在设备中运行操作系统和应用程序。它由两个不同的 CPU 集群组成，提供不同级别的电源效率和计算能力，以满足广泛的系统电源和性能要求。 Cluster 0（四核 Arm Cortex-A53 处理器）的电源效率经过特别优化，可在日常使用场景和轻量级应用中将功耗降至最低。对于更多计算密集型和延迟敏感的工作负载，Cluster 1（四核 Arm Cortex-A73 处理器）可以提供更高的性能水平和合理的功耗。
MCUSYS 还包括 Arm GIC-500 中断控制器，可为两个 Arm 集群提供中断支持。
MCUSYS 支持动态电压和频率缩放 (DVFS) 技术，该技术允许 CPU 在不同的频率和电压配置下运行，以满足不同的应用需求。除了 DVFS，每个 CPU 内核的电源可以在不使用时单独关闭。在待机模式下，MCUSYS 可以完全关闭，以进一步降低功耗并优化移动设备的电池使用。
Cortex-A73 处理器
A73 集群支持以下主要功能：
l 四核实现
l 带有 SIMDv2/VFPv4 ISA 的 Neon 处理引擎
l 完全符合ARMv8-A架构：
o 所有异常级别（EL0 到 EL3）的 AArch32 和 AArch64 执行状态
o A64 指令集
o A32 指令集（前 Armv8 架构中的 Arm 指令集）
o T32 指令集（前 Armv8 架构中的 Arm Thumb® 指令集）
l Arm Jazelle® 技术
l 具有直接和间接分支预测的有序流水线
l 支持来自 SYSTMR 的 64 位计数输入的通用定时器
l 一级（L1）和二级（L2）高速缓存，高速缓存行长度为64字节：
o 64KB L1 指令高速缓存 (L1I)
o 64KB L1 数据缓存 (L1D)
o 1024KB 统一二级缓存
l 内存管理单元（MMU）：
o 32 项、全关联、L1 指令微翻译后备缓冲器 (TLB)
o 48 条目、全关联、L1 数据微型 TLB
o 包含两个并行访问的高速缓存 RAM 的主 TLB：
n 4 路、组关联、1024 项缓存，用于存储虚拟地址 (VA) 到物理地址 (PA) 的映射，以实现更小的页面大小（4KB、16KB、64KB）
n 2 路、组关联、128 项缓存，用于存储更大页面大小（1MB、2MB、16MB、32MB、512MB、1GB）的虚拟地址 (VA) 到物理地址 (PA) 映射
l 安全性：
o TrustZone®
o 安全启动（请参阅第 1.1 节启动模式）
l 调试：
o Armv8 调试逻辑
o Arm CoreSight™ 架构
l 128 位 AXI 主接口——直接连接到外部存储器接口 (EMI)，以最大限度地减少对 DRAM 的访问延迟，从而提供足够的存储器带宽
更多资料技术了解，可到 · 新移科技技术论坛 - Powered by Discuz!