基于VU9P+C6678 的 4 路 FMC 接口基带信号处理板（支持 8 路 1G 瞬时带宽 AD+DA）

TES642 是一款基于 Virtex UltraScale+系列 FPGA+C6678
DSP 的基带信号处理平台，该平台采用 1 片 TI 的 KeyStone 系列多核DSP TMS320C6678 作为浮点算法处理单元，采用 2 片 Xilinx 的Virtex UltraScale+系列 FPGA XCVU9P 作为信号预处理与实时处理单元，具有 4 个 FMC 子卡接口，各个节点之间通过高速串行总线进行互联，该 FPGA 支持最大 32Gbps 的高速串行总线，适用于 100G以太网、JESD204B 等高速接口。板卡采用嵌入式非标结构，具有优良的抗振动设计、散热性能和独特的环境防护设计，多用于超带宽基带信号处理、多路 AD/DA 等同步采集处理等场景。

---

原理框图

---

实物展示

技术指标

 1 个多核 DSP 处理节点：TMS320C6678；
 2 个 Virtex UltraScale+系列 FPGA 处理节点：XCVU9P；

处理性能：
 DSP 定点运算：40GMAC/Core8=320GMAC；
 DSP 浮点运算：20GFLOPs/Core8=160GFLOPs；

存储性能：
 DSP 处理节点：2GByte DDR3-1333 SDRAM；
 DSP 处理节点：4GByte Nand Flash；
 FPGA2 处理节点：每组 2GByte DDR4 SDRAM，共 4 组，每
组 64 位位宽；

互联性能：
 DSP 与 FPGA：SRIO x4@5Gbps/lane；
 FPGA1 与 FPGA2：GTY x16@32Gbps/lane；
 FPGA2 与 FMC 接口：LVDS x80；
 FPGA2 与 FMC 接口：8 路 GTY x8@32Gbps/lane；
 FPGA1 外挂 4 路 QSFP28 光纤，支持 4 路 100G 以太网；
 DSP 外挂 1 路 RJ45 千兆以太网；

物理与电气特征
 板卡尺寸：217 * 360mm
 板卡供电：6A max@+12V（±5%）
 散热方式：金属导冷散热

环境特征
 工作温度：-40°~﹢85°C，
 存储温度：-55°~﹢125°C；
工作湿度：5%~95%，非凝结

软件支持

 可选集成板级软件开发包（BSP）：
 DSP 底层接口驱动；
 FPGA 底层接口驱动；
 板级互联接口驱动；
 基于 SYS/BIOS 的多核并行处理底层驱动；
 可根据客户需求提供定制化算法与系统集成：

技术及相关对接咨询 微信：W_soul911