lgc0208

[Verilog HDL]简易电子琴_北京邮电大学2019级信通院数字电路实验

摘要：

       本次实验使用硬件描述语言 Verilog HDL，针对以 Altera 公司的 MAX II 系列可编程器件 EPM1270T144C5 为核心芯片的可编程器件实验板设计实验简易电子演奏琴，其基本功能包括如下：
       （1）通过用 8×8 点阵显示“1 2 3 4 5 6 7”七个音符构成的电子琴键盘。其中点阵的第一列用一个 LED 点亮表示音符“1”，第二列用二个 LED 点亮表示音符“2”，依此类推，如图 1 所示。当音符为低音 1~7 时，点阵显示为绿色；当音符为中音 1~7 时，点阵显示为红色；当音符为高音 1~7 时，点阵显示为黄色。
       （2）用 BTN7～BTN1 七个按键模拟电子琴手动演奏时的“1 2 3 4 5 6 7”七个音符。当某个按键按下时，数码管 DISP7 显示相应的音符，点阵上与之对应的音符显示列全灭，同时蜂鸣器演奏相应的声音；当按键放开时数码管显示的音符灭掉，点阵显示恢复，蜂鸣器停止声音的输出。
       （3）由拨码开关切换选择高、中、低音，点阵颜色进行相应变化。
       （4）可通过拨码开关 SW0 进行手动/自动演奏的切换，自动演奏时，点阵根据乐曲进行颜色和亮灭的变化。该实验设计过程中，将整个门铃分为 8 个模块：分频模块，演奏模块，点阵显示模块，数码管显示模块。
       最后通过对程序的调试、相应部分功能的仿真以及在电路板的烧写，验证了整个系统的原理和本设计方案的正确性。

完整工程文件： https://download.csdn.net/download/weixin_45817309/14968048

1 背景介绍

1.1 相关知识

根据声乐知识，产生音乐的两个因素是音乐频率的持续时间，音乐的十二平均率规定，每两个八音度之间的频率相差一倍，在两个八音度之间，又可分为 12 个半音。每两个半音的频率比为 4。另外，音名 A（乐谱中的低音 6）的频率为 440HZ，音名 B 到 C 之间，E 到 F 之间为半音，其余为全音。由此可以计算出乐谱中从低音 1 到高音 1 之间每个音名的频率如表1所示

表1 简谱中音名与频率的关系

[Verilog HDL]简易电子琴_北京邮电大学2019级信通院数字电路实验_第1张图片

1.2 基本要求

1.2.1 点阵显示

用 8×8 点阵显示“1 2 3 4 5 6 7”七个音符构成的电子琴键盘。其中点阵的第一列用一个 LED 点亮表示音符“1”，第二列用二个 LED 点亮表示音符“2”，依此类推，如图 1 所示。当音符为低音 1~7 时，点阵显示为绿色；当音符为中音 1~7 时，点阵显示为红色；当音符为高音 1~7 时，点阵显示为黄色；如图1所示。

[Verilog HDL]简易电子琴_北京邮电大学2019级信通院数字电路实验_第2张图片

图 1 点阵显示

1.2.2 按键按下后的点阵显示

用 BTN7～BTN1 七个按键模拟电子琴手动演奏时的“1 2 3 4 5 6 7”七个音符。当某个按键按下时，数码管 DISP7 显示相应的音符，点阵上与之对应的音符显示列全灭，同时蜂鸣器演奏相应的声音；当按键放开时数码管显示的音符灭掉，点阵显示恢复，蜂鸣器停止声音的输出。图 2 为演奏中音 3（BTN5 按下）时点阵的显示情况。

[Verilog HDL]简易电子琴_北京邮电大学2019级信通院数字电路实验_第3张图片

图 2 按键按下后的点阵显示

1.2.3 高中低音切换

由拨码开关切换选择高、中、低音，点阵颜色进行相应变化。

1.2.4 自动、手动演奏切换

可通过一个拨码开关进行手动/自动演奏的切换，自动演奏时，点阵根据乐曲进行颜色和亮灭的变化。

2 Verilog HDL语言介绍

Verilog HDL是硬件描述语言的一种，用于数字电子系统设计。它允许设计者用它来进行各种级别的逻辑设计，可以用它进行数字逻辑系统的仿真验证、时序分析、逻辑综合。它是目前应用最广泛的一种硬件描述语言之一。

3 系统设计

3.1 设计思路

针对本实验所需要实现的基本要求，笔者将设计任务拆分为点阵扫描模块、数码管显示模块、音乐播放模块三大模块进行设计。其中，该设计的顶层模块与音乐播放模块直接相连，即将输入和输出与音乐播放模块直接关联。在音乐播放模块中，根据得到的输入信号的不同决定所播放的音调和传递给点阵扫描模块、数码管显示模块的参数，从而完成实验题目所需要满足的基本要求。

3.1.1 点阵的显示

点阵模块在可编程实验板上使用的是 8×8 红绿双色点阵，由8行8列共 64 个红色发光二极管和 8 行 8 列 64 个绿色发光二极管封装在一元器件上面构成的。元器件对外引出 24 条控制线，分别为行信号（发光二极管公共端）ROW7－ROW0、红色发光二极管列信号 R_COL7－R_COL0 和绿色发光二极管列信号 G_COL7－G_COL0。点阵模块的构造示意图如图 3 所示。

[Verilog HDL]简易电子琴_北京邮电大学2019级信通院数字电路实验_第4张图片

图 3 点阵模块的构造示意图

由图3可以得出：
（1）点阵上某个点显示红色的条件：控制该点行的引脚输出低电平，控制该点红色发光二极管列信号引脚输出高电平，控制该点绿色发光二极管列信号引脚输出低电平。
（2）点阵上某个点显示绿色的条件：控制该点行的引脚输出低电平，控制该点红色发光二极管列信号引脚输出低电平，控制该点绿色发光二极管列信号引脚输出高电平。
（3）点阵上某个点显示黄色的条件：控制该点行的引脚输出低电平，控制该点红色发光二极管列信号引脚输出高电平，控制该点绿色发光二极管列信号引脚输出高电平。
由于该可编程实验班的点阵中，绿色发出的光强明显低于红色发出的光强，因此在产生黄色的时候，需要对红光和绿光进行分频。经过试验发现，当红光和绿光的占空比为1:3时，产生的效果较为明显。
       基于上述知识，再利用人眼的视觉暂留现象，使用1MHZ的系统时钟，对点阵进行行扫描，即可轻松地显示所需要的图像。具体的实现方法笔者将在3.2节中详细介绍。

3.1.2 数码管的显示

       7 段数码管模块由8个7段数码管组成，数码管编号分别为DISP7－DISP0。在数码管右边电路板上有各段的编号图示。本开发板上8个7段数码管的段码输入端是并联在一起的，8个位码相互独立。当 AA－AP 控制引脚输出高电平，同时需要显示的数码管的共阴极端 CAT为低电平时，该数码管相应的端就点亮。
       根据该可编程实验板的特点，当使用数码管DS6和DS7时应将拨码开关SW10的第3位和第4位拨到上边。当拨码开关SW10的第3位和第4位拨到下边时数码管DS6和DS7的位码控制端CAT6和CAT7不受EPM1270T144C5 芯片的引脚PIN_30和PIN_31控制，此时EPM1270T144C5芯片的引脚PIN_30和PIN_31作为外部扩展接口使用。
       数码管显示的原理图如图4所示。根据原理图和可编程实验板的说明书，点亮相应位置的段码即可在数码管上呈现出所需要的数字。

[Verilog HDL]简易电子琴_北京邮电大学2019级信通院数字电路实验_第5张图片

图 4 数码管显示的原理图

3.1.3 音调的控制

       频率的高低决定了音调的高低。音乐的十二平均率规定：每两个 8 度音（如简谱中的中音 1 与高音 1）之间的频率相差一倍。在两个 8度音之间，又可分为 12个半音，每两个半音的频率比为 $12\sqrt{2}$ 。另外，音名 A(简谱中的低音 6)的频率为 440Hz，音名 B到 C之间、E到 F之间为半音，其余为全音。简谱中音名与频率的关系如1.1节中表1所示。
       所有不同频率的信号都是从同一个基准频率分频得到的。由于音阶频率多为非整数，而分频系数又不能为小数，故必须将计算得到的分频数四舍五入取整。若基准频率过低，则由于分频比太小，四舍五入取整后的误差较大；若基准频率过高，虽然误差变小，但分频数将变大。实际的设计综合考虑这两方面的因素，在尽量减小频率误差的前提下取合适的基准频率。基于点阵显示模块对于系统时钟的要求，本实验中笔者对1MHZ的时钟进行分频，进而输出到发声器件。实际上，只要各个音名间的相对频率关系不变，演奏出的乐曲听起来都不会 “走调”。
       本实验需要演奏从低音1到高音7跨越三个八度的音符，因此通过简单的计算可以得出，在基准频率为1MHZ时，简谱中各音阶相应的分频系数如表2所示。

表 2 简谱中各音阶相应的分频系数

[Verilog HDL]简易电子琴_北京邮电大学2019级信通院数字电路实验_第6张图片

此外，对于乐曲中的休止符，只需要将输出到发声器件的变量赋值为0，发声器件便不会发出声音。

3.1.4 音长的控制

音符的持续时间必须根据乐曲的速度及每个音符的节拍数来确定。该实验中音长的控制主要应用于自动演奏模块中。本实验演奏的《天空之城》片段，最短的音符为4分音符，假设一个全音符持续的时间为1秒，则4分音符所需要持续的时间为0.25秒，即需要通过分频提供一个4HZ的时钟信号，从而控制音长。
控制音长是通过控制计数器预置数的停留时间来实现的，预置数停留的时间越长，则该音符演奏的时间越长。每个音符的演奏时间都是0.25秒的整数倍，对于节拍较长的音符，如 2 分音符，在自动播放的时候连续输出两次该音符即可。

3.2 总体框图

该实验设计时的总体技术框图如图5所示。

[Verilog HDL]简易电子琴_北京邮电大学2019级信通院数字电路实验_第7张图片

图 5 总体技术框图

3.3 分块设计

3.3.1 顶层模块

       clk 表示输入时钟信号，本实验中选用的是 1MHZ 的系统时钟。
        auto_sw 表示自动播放开关，当 auto_sw 为 1 时，开始自动播放乐曲《天空之城》；当 auto_sw 为 0 时，为手动演奏状态。
        SW 表示手动演奏的音域切换。当 SW=3’b100 时，演奏低音音域；当 SW=3’b010 时，演奏中音音域；当 SW=3’b001 时，演奏高音音域。
        BTN 表示手动演奏的音符。BTN[0]至 BTN[6]分别表示音符 1、2、3、4、5、6、7，按下按键时蜂鸣器即产生响应的音符。
       beep 表示输出给蜂鸣器的信号。
       row, col_r, col_g 分别表示输出给点阵列的行、列信号。
        seg 表示控制八段数码管的输出信号，CAT 为控制八段数码管的共阴极端信号。
       由于该模块为程序的顶层模块，因此主要功能为定义输入输出信号和调用功能模块。具体的Verilog HDL语言实现如下：

1.	//电子琴顶层模块  
2.	module electronic_organ(clk, auto_sw, SW, BTN,  
3.	                            beep, row, col_r, col_g, seg, CAT);                   
4.	input [2:0]SW;  
5.	input [6:0]BTN;  
6.	input clk, auto_sw;  
7.	output beep; //蜂鸣器初始化  
8.	output [7:0]row, col_r, col_g, seg;  
9.	output reg [7:0]CAT = 7'b0111_1111; //仅7号数码管亮                 
10.	  
11.	//输出音调  
12.	play p1(.clk(clk),   
13.	          .auto_sw(auto_sw),  
14.	          .key(BTN),   
15.	          .SW(SW),  
16.	          .beep(beep),  
17.	          .row(row),  
18.	         .col_r(col_r),   
19.	          .col_g(col_g),  
20.	          .seg(seg));  
21.	            
22.	  
23.	endmodule

3.3.2 分频模块

        由于本实验中需要发出不同音调的声音，分频模块是必不可少的一个模块。笔者使用的是计数器对时钟信号进行分频。其中，clk表示输入的系统时钟信号，clk_out表示分频后输出的时钟信号。
        在该模块设计中，笔者首先定义一个用于分频输出的时钟信号clk_out，计数器随着系统时钟工作，计数器计数达到预置位前，clk_out始终保持原值。当计数达到预置位时，将clk_out翻转一次，从而可以通过改变预置位得到需要频率的时钟信号。
        该模块具体的Verilog HDL语言实现如下：

1.	/* 
2.	*   Name: division.v 
3.	*   Author: lgc0208
4.	*   Date: 2020-11-22 
5.	*   Function: 时钟分频,对时钟信号进行分频，输出信号为输入信号频率的1/2DIV_NUM倍 
6.	*   Input: 时钟信号clk 
7.	*   Output: 分频后的信号clk_out 
8.	*/  
9.	module division(clk, clk_out);  
10.	      
11.	    parameter DIV_NUM = 1; //对时钟进行分频  
12.	      
13.	    input clk;  
14.	    output reg clk_out;  
15.	    reg [19:0]count;  
16.	      
17.	    always@(posedge clk)  
18.	    begin  
19.	        if(count == DIV_NUM)  
20.	        begin  
21.	            clk_out <= !clk_out;  
22.	            count <= 0;  
23.	        end  
24.	        else  
25.	            count <= count + 1;  
26.	    end  
27.	      
28.	endmodule

3.3.3 点阵列扫描模块

        在本实验中，点阵列的显示需要随着音调的变化而产生相应的变化，因此需要点阵列扫描模块来实现相应的功能。在点阵列的显示中，常用的扫描方式有行扫描和列扫描。使用列扫描时，容易出现同一列的灯光颜色亮度有较大差异，因此笔者此处选择了行扫描的方式扫描点阵。
        同时，由于该实验所使用的可编程实验板点阵列中绿光的强度要明显低于红光，因此在产生黄光时需要对绿光和红光进行占空比的调整。在实验中发现，红光和绿光占空比为1:3时产生的效果较好。
        该模块中，clk表示输入的时钟信号，SW表示颜色显示的切换信号，key表示所获得的按键信号，row，col_r，col_g分别表示控制点阵的行信号、控制红色发光二极管的列信号和控制绿色发光二极管的列信号。
        该模块具体的Verilog HDL语言实现如下：

1.	/* 
2.	*   Name: show_LED.v 
3.	*   Author: lgc0208
4.	*   Date: 2020-11-21 
5.	*   Function:在点阵列上显示不同颜色 
6.	*   Input: 时钟信号clk，颜色显示切换[2:0]SW,按键信号key 
7.	*   Output: 控制点阵的行信号row，红色列信号col_r，绿色列信号col_g 
8.	* 
9.	*   Update: 2020-11-22 
10.	*   Author: LIN Guocheng 
11.	*   Function: 按下按键后，对应列灭。 
12.	*/  
13.	  
14.	module show_LED(clk, SW, key, row,col_r, col_g);  
15.	    input clk;  
16.	    input [2:0]SW;  
17.	    input [6:0]key;  
18.	    output reg [7:0]row,col_r, col_g;  
19.	    reg [2:0] count;  
20.	  
21.	    wire clk_3r, clk_1g;  
22.	    reg [2:0] count_r, count_g;  
23.	      
24.	    //分频，红绿光占空比1:3，显示黄色  
25.	    division #(1/8) d1r(.clk(clk), .clk_out(clk_3r));  
26.	    division #(3/8) d2g(.clk(clk), .clk_out(clk_1g));  
27.	      
28.	    //模8计数器  
29.	    always @(posedge clk)  
30.	    begin  
31.	        if(count == 3'b111)  
32.	            count <= 3'b000;  
33.	        else  
34.	            count <= count + 1'b1;  
35.	    end  
36.	      
37.	    always @(posedge clk_3r)  
38.	    begin  
39.	        if(count_r == 3'b111)  
40.	            count_r <= 3'b000;  
41.	        else  
42.	            count_r <= count_r + 1'b1;  
43.	    end  
44.	    always @(posedge clk_1g)  
45.	    begin  
46.	        if(count_g == 3'b111)  
47.	            count_g <= 3'b000;  
48.	        else  
49.	            count_g <= count_g + 1'b1;  
50.	    end  
51.	      
52.	      
53.	      
54.	        //点阵显示部分   
55.	    always@(count or count_r or count_g)  
56.	    begin  
57.	        //高音部分，显示黄色  
58.	        if(SW == 3'b001)  
59.	        begin  
60.	            case(count_r)  
61.	            3'b000:begin row <= 8'b1111_1111; col_r <= 8'b0000_0000; end  
62.	            3'b001:begin row <= 8'b1011_1111; col_r <= 8'b0100_0000; end  
63.	            3'b010:begin row <= 8'b1101_1111; col_r <= 8'b0110_0000; end  
64.	            3'b011:begin row <= 8'b1110_1111; col_r <= 8'b0111_0000; end  
65.	            3'b100:begin row <= 8'b1111_0111; col_r <= 8'b0111_1000; end  
66.	            3'b101:begin row <= 8'b1111_1011; col_r <= 8'b0111_1100; end  
67.	            3'b110:begin row <= 8'b1111_1101; col_r <= 8'b0111_1110; end  
68.	            3'b111:begin row <= 8'b1111_1110; col_r <= 8'b0111_1111; end  
69.	            endcase  
70.	            case(count_g)  
71.	            3'b000:begin row <= 8'b1111_1111; col_g <= 8'b0000_0000; end  
72.	            3'b001:begin row <= 8'b1011_1111; col_g <= 8'b0100_0000; end  
73.	            3'b010:begin row <= 8'b1101_1111; col_g <= 8'b0110_0000; end  
74.	            3'b011:begin row <= 8'b1110_1111; col_g <= 8'b0111_0000; end  
75.	            3'b100:begin row <= 8'b1111_0111; col_g <= 8'b0111_1000; end  
76.	            3'b101:begin row <= 8'b1111_1011; col_g <= 8'b0111_1100; end  
77.	            3'b110:begin row <= 8'b1111_1101; col_g <= 8'b0111_1110; end  
78.	            3'b111:begin row <= 8'b1111_1110; col_g <= 8'b0111_1111; end  
79.	            endcase  
80.	              
81.	        end  
82.	        //中音部分，显示红色  
83.	        else if(SW == 3'b010)  
84.	        begin  
85.	            case(count)  
86.	            3'b000:begin row <= 8'b1111_1111; col_r <= 8'b0000_0000; col_g <= 8'b0000_0000; end  
87.	            3'b001:begin row <= 8'b1011_1111; col_r <= 8'b0100_0000; col_g <= 8'b0000_0000; end  
88.	            3'b010:begin row <= 8'b1101_1111; col_r <= 8'b0110_0000; col_g <= 8'b0000_0000; end  
89.	            3'b011:begin row <= 8'b1110_1111; col_r <= 8'b0111_0000; col_g <= 8'b0000_0000; end  
90.	            3'b100:begin row <= 8'b1111_0111; col_r <= 8'b0111_1000; col_g <= 8'b0000_0000; end  
91.	            3'b101:begin row <= 8'b1111_1011; col_r <= 8'b0111_1100; col_g <= 8'b0000_0000; end  
92.	            3'b110:begin row <= 8'b1111_1101; col_r <= 8'b0111_1110; col_g <= 8'b0000_0000; end  
93.	            3'b111:begin row <= 8'b1111_1110; col_r <= 8'b0111_1111; col_g <= 8'b0000_0000; end  
94.	            endcase  
95.	        end  
96.	        //低音部分，显示绿色  
97.	        else if(SW == 3'b100)  
98.	        begin  
99.	            case(count)  
100.	            3'b000:begin row <= 8'b1111_1111; col_r <= 8'b0000_0000; col_g <= 8'b0000_0000; end  
101.	            3'b001:begin row <= 8'b1011_1111; col_r <= 8'b0000_0000; col_g <= 8'b0100_0000; end  
102.	            3'b010:begin row <= 8'b1101_1111; col_r <= 8'b0000_0000; col_g <= 8'b0110_0000; end  
103.	            3'b011:begin row <= 8'b1110_1111; col_r <= 8'b0000_0000; col_g <= 8'b0111_0000; end  
104.	            3'b100:begin row <= 8'b1111_0111; col_r <= 8'b0000_0000; col_g <= 8'b0111_1000; end  
105.	            3'b101:begin row <= 8'b1111_1011; col_r <= 8'b0000_0000; col_g <= 8'b0111_1100; end  
106.	            3'b110:begin row <= 8'b1111_1101; col_r <= 8'b0000_0000; col_g <= 8'b0111_1110; end  
107.	            3'b111:begin row <= 8'b1111_1110; col_r <= 8'b0000_0000; col_g <= 8'b0111_1111; end  
108.	            endcase  
109.	        end  
110.	        else  
111.	        begin  
112.	            case(count)  
113.	            3'b000:begin row <= 8'b0000_0000; col_r <= 8'b0000_0000; col_g <= 8'b0000_0000; end  
114.	            3'b001:begin row <= 8'b0000_0000; col_r <= 8'b0000_0000; col_g <= 8'b0000_0000; end  
115.	            3'b010:begin row <= 8'b0000_0000; col_r <= 8'b0000_0000; col_g <= 8'b0000_0000; end  
116.	            3'b011:begin row <= 8'b0000_0000; col_r <= 8'b0000_0000; col_g <= 8'b0000_0000; end  
117.	            3'b100:begin row <= 8'b0000_0000; col_r <= 8'b0000_0000; col_g <= 8'b0000_0000; end  
118.	            3'b101:begin row <= 8'b0000_0000; col_r <= 8'b0000_0000; col_g <= 8'b0000_0000; end  
119.	            3'b110:begin row <= 8'b0000_0000; col_r <= 8'b0000_0000; col_g <= 8'b0000_0000; end  
120.	            3'b111:begin row <= 8'b0000_0000; col_r <= 8'b0000_0000; col_g <= 8'b0000_0000; end  
121.	            endcase  
122.	        end  
123.	          
124.	        if(key[0] == 1) begin col_r[0] <= 0; col_g[0] <= 0; end  
125.	        if(key[1] == 1) begin col_r[1] <= 0; col_g[1] <= 0; end  
126.	        if(key[2] == 1) begin col_r[2] <= 0; col_g[2] <= 0; end  
127.	        if(key[3] == 1) begin col_r[3] <= 0; col_g[3] <= 0; end  
128.	        if(key[4] == 1) begin col_r[4] <= 0; col_g[4] <= 0; end  
129.	        if(key[5] == 1) begin col_r[5] <= 0; col_g[5] <= 0; end  
130.	        if(key[6] == 1) begin col_r[6] <= 0; col_g[6] <= 0; end  
131.	          
132.	    end   
133.	endmodule

3.3.4 数码管显示模块

7 段数码管模块由 8 个 7 段数码管组成，每个数码管的结构如图4所示，在2.1.2节中笔者也对数码管的显示原理进行了详细的说明。该模块中，key表示输入的按键信号，控制数码管所显示的数字；clk表示系统时钟信号，用于扫描并呈现所需要展现的数字；seg表示数码管显示信号，为该模块中输出到数码管所用的信号。
该模块具体的Verilog HDL语言实现如下：

1.	/* 
2.	*   Name: show_seg_tube.v 
3.	*   Author: lgc0208
4.	*   Date: 2020-11-23 
5.	*   Function: 根据按键显示不同数字 
6.	*   Input: 按键信号key,时钟信号clk 
7.	*   Output: 数码管显示信号seg 
8.	*/  
9.	  
10.	module show_seg_tube(key, clk, seg);  
11.	  
12.	    input [6:0] key;  
13.	    input clk;  
14.	    output reg [7:0]seg;  
15.	      
16.	    always@(clk)  
17.	    begin  
18.	    if(key[0] == 1) begin seg <= 8'b0000_0110; end //显示1  
19.	    else if(key[1] == 1) begin seg <= 8'b0101_1011; end //显示2  
20.	    else if(key[2] == 1) begin seg <= 8'b0100_1111; end //显示3  
21.	    else if(key[3] == 1) begin seg <= 8'b0110_0110; end //显示4  
22.	    else if(key[4] == 1) begin seg <= 8'b0110_1101; end //显示5  
23.	    else if(key[5] == 1) begin seg <= 8'b0111_1101; end //显示6  
24.	    else if(key[6] == 1) begin seg <= 8'b0000_0111; end //显示7  
25.	    else begin seg <= 8'b0000_0000; end  
26.	    end  
27.	      
28.	endmodule

3.3.5 音乐演奏模块

        音乐演奏模块是该实验中所有功能模块的核心。首先，笔者将先对该部分的输入输出信号进行说明。
        clk表示输入时钟信号，本实验中选用的是1MHZ的系统时钟。
        auto_sw表示自动播放开关，当auto_sw为1时，开始自动播放乐曲《天空之城》；当auto_sw为0时，为手动演奏状态。
        SW表示手动演奏的音域切换。当SW=3’b100时，演奏低音音域；当SW=3’b010时，演奏中音音域；当SW=3’b001时，演奏高音音域。
        BTN表示手动演奏的音符。BTN[0]至BTN[6]分别表示音符1、2、3、4、5、6、7，按下按键时蜂鸣器即产生响应的音符。
        beep表示输出给蜂鸣器的信号。
        row, col_r, col_g分别表示输出给点阵列的行、列信号。
        seg表示控制八段数码管的输出信号。
        在该模块中，首先调用分频器模块，产生低音、中音、高音三个音域共21种不同频率的音符。并调用分频器模块产生一个4HZ的时钟信号，用于控制自动播放每个音符单元的持续时间。当自动播放控制信号auto_sw为1时，用于自动播放的计数器开始工作，循环播放事先存在程序中的《天空之城》音乐。当自动播放控制信号auto_sw为0时，为手动播放模式。此时，通过SW信号检测用户所选择的音域，通过BTN信号检测用户所选择要演奏的音符，并将事先完成分频的对应时钟信号赋值给信号beep，并输出到蜂鸣器，产生对应的音调。同时，根据SW信号和BTN信号的检测结果，将用户所选择的音域和音符信息传递给点阵列扫描模块和数码管显示模块，在点阵列和数码管上出现对应的图案或数字。
        该模块具体的Verilog HDL语言实现如下：

1.	/* 
2.	*   Name: play.v 
3.	*	Author: lgc0208
4.	*   Date: 2020-11-29 
5.	*   Function: 根据按键演奏不同音符 
6.	*   Input: 时钟信号clk，自动播放信号auto_sw, 按键信号key, 音域切换信号SW 
7.	*   Output: 蜂鸣器信号beep, 点阵列行信号row, 点阵列列信号col_r, col_g，数码管显示信号seg 
8.	*/  
9.	  
10.	  
11.	module play(clk, auto_sw, key, SW, beep, row, col_r, col_g, seg);  
12.	  
13.	    input clk; //输入时钟1MHZ  
14.	    input [6:0] key;   
15.	    input [2:0] SW;   
16.	    input auto_sw; //自动演奏开关  
17.	    output reg beep = 0; //蜂鸣器  
18.	    output [7:0]row, col_r, col_g; //点阵控制信号  
19.	    output [7:0]seg; //数码管显示信号  
20.	    wire [6:0] high, middle, low; //定义低中高音  
21.	      
22.	    reg [2:0] pitch; //定义音高  
23.	    reg [6:0] tone; //定义音调  
24.	      
25.	    //调用分频模块  
26.	    //低音1~7(分别为low[0]~low[7])  
27.	    division #(3882/2) d_l1(.clk(clk),   
28.	                                 .clk_out(low[0]));  
29.	    division #(3405/2) d_l2(.clk(clk),   
30.	                                 .clk_out(low[1]));  
31.	    division #(3033/2) d_l3(.clk(clk),   
32.	                                 .clk_out(low[2]));  
33.	    division #(2863/2) d_l4(.clk(clk),   
34.	                                 .clk_out(low[3]));  
35.	    division #(2551/2) d_l5(.clk(clk),   
36.	                                 .clk_out(low[4]));  
37.	    division #(2272/2) d_l6(.clk(clk),   
38.	                                 .clk_out(low[5]));  
39.	    division #(2025/2) d_l7(.clk(clk),   
40.	                                 .clk_out(low[6]));  
41.	                        
42.	    //中音1~7(分别为middle[0]~middle[7])  
43.	    division #(1911/2) d_m1(.clk(clk),   
44.	                                 .clk_out(middle[0]));  
45.	    division #(1702/2) d_m2(.clk(clk),   
46.	                                 .clk_out(middle[1]));  
47.	    division #(1516/2) d_m3(.clk(clk),   
48.	                                 .clk_out(middle[2]));  
49.	    division #(1431/2) d_m4(.clk(clk),   
50.	                                 .clk_out(middle[3]));  
51.	    division #(1275/2) d_m5(.clk(clk),   
52.	                                 .clk_out(middle[4]));  
53.	    division #(1136/2) d_m6(.clk(clk),   
54.	                                 .clk_out(middle[5]));  
55.	    division #(1012/2) d_m7(.clk(clk),   
56.	                                 .clk_out(middle[6]));  
57.	                                        
58.	    //高音1~7(分别为high[0]~high[7])  
59.	    division #(956/2) d_h1(.clk(clk),   
60.	                                 .clk_out(high[0]));  
61.	    division #(851/2) d_h2(.clk(clk),   
62.	                                 .clk_out(high[1]));  
63.	    division #(758/2) d_h3(.clk(clk),   
64.	                                 .clk_out(high[2]));  
65.	    division #(715/2) d_h4(.clk(clk),   
66.	                                 .clk_out(high[3]));  
67.	    division #(637/2) d_h5(.clk(clk),   
68.	                                 .clk_out(high[4]));  
69.	    division #(568/2) d_h6(.clk(clk),   
70.	                                 .clk_out(high[5]));  
71.	    division #(506/2) d_h7(.clk(clk),   
72.	                                 .clk_out(high[6]));  
73.	      
74.	    //4HZ分频,用于自动演奏  
75.	    division #(250000/2) d_4hz(.clk(clk),   
76.	                                       .clk_out(clk_4HZ));  
77.	    //《天空之城》选用 126 个音符，需要7位2进制数表示  
78.	    reg [6:0]count; //用于轮流播放不同音符      
79.	      
80.	    //开始计数  
81.	    always@(posedge clk_4HZ)  
82.	    begin  
83.	        //若按键按下，则开启自动播放计数，否则不工作  
84.	        if(auto_sw)  
85.	        begin  
86.	            //计数器  
87.	            if(count == 130)  
88.	                count <= 0;  
89.	            else  
90.	                count <= count + 1'b1;  
91.	        end  
92.	    end  
93.	      
94.	    //开始演奏  
95.	    always@(posedge clk)  
96.	    begin  
97.	      
98.	        //手动演奏  
99.	        if(!auto_sw)   
100.	        begin  
101.	            pitch <= SW;  
102.	            tone <= key;  
103.	        end  
104.	              
105.	        //自动演奏 天空之城  
106.	        else  
107.	        begin  
108.	                case(count)  
109.	                1: begin pitch<=3'b100; tone<=7'b010_0000; end //低音6   
110.	                2: begin pitch<=3'b100; tone<=7'b100_0000; end //低音7  
111.	                3: begin pitch<=3'b010; tone<=7'b000_0001; end //中音1  
112.	                4: begin pitch<=3'b010; tone<=7'b000_0001; end //延音  
113.	                5: begin pitch<=3'b010; tone<=7'b000_0001; end //延音  
114.	                6: begin pitch<=3'b100; tone<=7'b100_0000; end //低音7  
115.	                7: begin pitch<=3'b010; tone<=7'b000_0001; end //中音1  
116.	                8: begin pitch<=3'b010; tone<=7'b000_0001; end //延音  
117.	                9: begin pitch<=3'b010; tone<=7'b000_0100; end //中音3  
118.	                10: begin pitch<=3'b010; tone<=7'b000_0100; end //延音  
119.	                11: begin pitch<=3'b100; tone<=7'b100_0000; end //低音7  
120.	                12: begin pitch<=3'b100; tone<=7'b100_0000; end //延音  
121.	                13: begin pitch<=3'b100; tone<=7'b100_0000; end //延音  
122.	                14: begin pitch<=3'b100; tone<=7'b100_0000; end //延音  
123.	                15: begin pitch<=3'b100; tone<=7'b100_0000; end //延音  
124.	                16: begin pitch<=3'b100; tone<=7'b100_0000; end //延音  
125.	                17: begin pitch<=3'b100; tone<=7'b000_0100; end //低音3  
126.	                18: begin pitch<=3'b100; tone<=7'b000_0100; end //延音  
127.	                19: begin pitch<=3'b100; tone<=7'b010_0000; end //低音6   
128.	                20: begin pitch<=3'b100; tone<=7'b010_0000; end //延音  
129.	                21: begin pitch<=3'b100; tone<=7'b010_0000; end //延音  
130.	                22: begin pitch<=3'b100; tone<=7'b001_0000; end //低音5  
131.	                23: begin pitch<=3'b100; tone<=7'b010_0000; end //低音6   
132.	                24: begin pitch<=3'b100; tone<=7'b010_0000; end //延音  
133.	                25: begin pitch<=3'b010; tone<=7'b000_0001; end //中音1  
134.	                26: begin pitch<=3'b010; tone<=7'b000_0001; end //延音  
135.	                27: begin pitch<=3'b100; tone<=7'b001_0000; end //低音5  
136.	                28: begin pitch<=3'b100; tone<=7'b001_0000; end //延音  
137.	                29: begin pitch<=3'b100; tone<=7'b001_0000; end //延音  
138.	                30: begin pitch<=3'b100; tone<=7'b001_0000; end //延音  
139.	                31: begin pitch<=3'b100; tone<=7'b001_0000; end //延音  
140.	                32: begin pitch<=3'b100; tone<=7'b001_0000; end //延音  
141.	                33: begin pitch<=3'b100; tone<=7'b000_0100; end //低音3  
142.	                34: begin pitch<=3'b100; tone<=7'b000_0100; end //延音  
143.	                35: begin pitch<=3'b100; tone<=7'b000_1000; end //低音4  
144.	                36: begin pitch<=3'b100; tone<=7'b000_1000; end //延音  
145.	                37: begin pitch<=3'b100; tone<=7'b000_1000; end //延音  
146.	                38: begin pitch<=3'b100; tone<=7'b000_0100; end //低音3  
147.	                39: begin pitch<=3'b100; tone<=7'b000_1000; end //低音4  
148.	                40: begin pitch<=3'b010; tone<=7'b000_0001; end //中音1  
149.	                41: begin pitch<=3'b010; tone<=7'b000_0001; end //延音  
150.	                42: begin pitch<=3'b010; tone<=7'b000_0001; end //延音  
151.	                43: begin pitch<=3'b100; tone<=7'b000_0100; end //低音3  
152.	                44: begin pitch<=3'b100; tone<=7'b000_0100; end //延音  
153.	                45: begin pitch<=3'b100; tone<=7'b000_0100; end //延音  
154.	                46: begin pitch<=3'b100; tone<=7'b000_0100; end //延音  
155.	                47: begin pitch<=3'b100; tone<=7'b000_0100; end //延音  
156.	                48: begin pitch<=3'b100; tone<=7'b000_0100; end //延音  
157.	                49: begin pitch<=3'b010; tone<=7'b000_0001; end //中音1  
158.	                50: begin pitch<=3'b010; tone<=7'b000_0001; end //延音  
159.	                51: begin pitch<=3'b100; tone<=7'b100_0000; end //低音7  
160.	                52: begin pitch<=3'b100; tone<=7'b100_0000; end //延音  
161.	                53: begin pitch<=3'b100; tone<=7'b100_0000; end //延音  
162.	                54: begin pitch<=3'b100; tone<=7'b000_1000; end //低音4  
163.	                55: begin pitch<=3'b100; tone<=7'b000_1000; end //延音  
164.	                56: begin pitch<=3'b100; tone<=7'b000_1000; end //延音  
165.	                57: begin pitch<=3'b100; tone<=7'b000_1000; end //低音4  
166.	                58: begin pitch<=3'b100; tone<=7'b100_0000; end //低音7  
167.	                59: begin pitch<=3'b100; tone<=7'b100_0000; end //延音  
168.	                60: begin pitch<=3'b100; tone<=7'b100_0000; end //延音  
169.	                61: begin pitch<=3'b100; tone<=7'b100_0000; end //延音  
170.	                62: begin pitch<=3'b100; tone<=7'b100_0000; end //延音  
171.	                63: begin pitch<=3'b100; tone<=7'b100_0000; end //延音  
172.	                64: begin pitch<=3'b000; tone<=7'b000_0000; end //休止符  
173.	                65: begin pitch<=3'b000; tone<=7'b000_0000; end //休止符  
174.	                66: begin pitch<=3'b100; tone<=7'b010_0000; end //低音6   
175.	                67: begin pitch<=3'b100; tone<=7'b100_0000; end //低音7  
176.	                68: begin pitch<=3'b010; tone<=7'b000_0001; end //中音1  
177.	                69: begin pitch<=3'b010; tone<=7'b000_0001; end //延音  
178.	                70: begin pitch<=3'b010; tone<=7'b000_0001; end //延音  
179.	                71: begin pitch<=3'b100; tone<=7'b100_0000; end //低音7  
180.	                72: begin pitch<=3'b010; tone<=7'b000_0001; end //中音1  
181.	                73: begin pitch<=3'b010; tone<=7'b000_0001; end //延音  
182.	                74: begin pitch<=3'b010; tone<=7'b000_0100; end //中音3  
183.	                75: begin pitch<=3'b010; tone<=7'b000_0100; end //延音  
184.	                76: begin pitch<=3'b100; tone<=7'b100_0000; end //低音7  
185.	                77: begin pitch<=3'b100; tone<=7'b100_0000; end //延音  
186.	                78: begin pitch<=3'b100; tone<=7'b100_0000; end //延音  
187.	                79: begin pitch<=3'b100; tone<=7'b100_0000; end //延音  
188.	                80: begin pitch<=3'b100; tone<=7'b100_0000; end //延音  
189.	                81: begin pitch<=3'b100; tone<=7'b100_0000; end //延音  
190.	                82: begin pitch<=3'b100; tone<=7'b000_0100; end //低音3  
191.	                83: begin pitch<=3'b100; tone<=7'b000_0100; end //延音  
192.	                84: begin pitch<=3'b100; tone<=7'b010_0000; end //低音6   
193.	                85: begin pitch<=3'b100; tone<=7'b010_0000; end //延音  
194.	                86: begin pitch<=3'b100; tone<=7'b010_0000; end //延音  
195.	                87: begin pitch<=3'b100; tone<=7'b001_0000; end //低音5  
196.	                88: begin pitch<=3'b100; tone<=7'b010_0000; end //低音6   
197.	                89: begin pitch<=3'b100; tone<=7'b010_0000; end //延音  
198.	                90: begin pitch<=3'b010; tone<=7'b000_0001; end //中音1  
199.	                91: begin pitch<=3'b010; tone<=7'b000_0001; end //延音  
200.	                92: begin pitch<=3'b100; tone<=7'b001_0000; end //低音5  
201.	                93: begin pitch<=3'b100; tone<=7'b001_0000; end //延音  
202.	                94: begin pitch<=3'b100; tone<=7'b001_0000; end //延音  
203.	                95: begin pitch<=3'b100; tone<=7'b001_0000; end //延音  
204.	                96: begin pitch<=3'b100; tone<=7'b001_0000; end //延音  
205.	                97: begin pitch<=3'b100; tone<=7'b001_0000; end //延音  
206.	                98: begin pitch<=3'b100; tone<=7'b000_0100; end //低音3  
207.	                99: begin pitch<=3'b100; tone<=7'b000_1000; end //低音4  
208.	                100: begin pitch<=3'b010; tone<=7'b000_0001; end //中音1  
209.	                101: begin pitch<=3'b100; tone<=7'b100_0000; end //低音7  
210.	                102: begin pitch<=3'b100; tone<=7'b100_0000; end //延音  
211.	                103: begin pitch<=3'b100; tone<=7'b100_0000; end //延音  
212.	                104: begin pitch<=3'b010; tone<=7'b000_0001; end //中音1  
213.	                105: begin pitch<=3'b010; tone<=7'b000_0001; end //延音  
214.	                106: begin pitch<=3'b010; tone<=7'b000_0010; end //中音2  
215.	                107: begin pitch<=3'b010; tone<=7'b000_0010; end //延音  
216.	                108: begin pitch<=3'b010; tone<=7'b000_0100; end //中音3  
217.	                109: begin pitch<=3'b010; tone<=7'b000_0001; end //中音1  
218.	                110: begin pitch<=3'b010; tone<=7'b000_0001; end //延音  
219.	                111: begin pitch<=3'b010; tone<=7'b000_0001; end //延音  
220.	                112: begin pitch<=3'b010; tone<=7'b000_0001; end //延音  
221.	                113: begin pitch<=3'b000; tone<=7'b000_0000; end //休止符  
222.	                114: begin pitch<=3'b010; tone<=7'b000_0001; end //中音1  
223.	                115: begin pitch<=3'b100; tone<=7'b100_0000; end //低音7  
224.	                116: begin pitch<=3'b100; tone<=7'b010_0000; end //低音6   
225.	                117: begin pitch<=3'b100; tone<=7'b010_0000; end //延音  
226.	                118: begin pitch<=3'b100; tone<=7'b100_0000; end //低音7  
227.	                119: begin pitch<=3'b100; tone<=7'b100_0000; end //延音  
228.	                120: begin pitch<=3'b100; tone<=7'b001_0000; end //低音5  
229.	                121: begin pitch<=3'b100; tone<=7'b001_0000; end //延音  
230.	                122: begin pitch<=3'b100; tone<=7'b010_0000; end //低音6   
231.	                123: begin pitch<=3'b100; tone<=7'b010_0000; end //延音  
232.	                124: begin pitch<=3'b100; tone<=7'b010_0000; end //延音  
233.	                125: begin pitch<=3'b100; tone<=7'b010_0000; end //延音  
234.	                126: begin pitch<=3'b000; tone<=7'b000_0000; end //休止符  
235.	                  
236.	                endcase  
237.	        end  
238.	          
239.	          
240.	       //高音部分  
241.	        if(pitch == 3'b001)   
242.	            begin  
243.	            case(tone)  
244.	            7'b000_0000:begin beep<=0; end  
245.	            7'b000_0001:begin beep<=high[0]; end  
246.	            7'b000_0010:begin beep<=high[1]; end  
247.	            7'b000_0100:begin beep<=high[2]; end  
248.	            7'b000_1000:begin beep<=high[3]; end  
249.	            7'b001_0000:begin beep<=high[4]; end  
250.	            7'b010_0000:begin beep<=high[5]; end  
251.	            7'b100_0000:begin beep<=high[6]; end  
252.	            endcase  
253.	            end  
254.	          
255.	        //中音部分  
256.	        else if(pitch == 3'b010)  
257.	            begin  
258.	            case(tone)  
259.	            7'b000_0000:begin beep<=0; end  
260.	            7'b000_0001:begin beep<=middle[0]; end  
261.	            7'b000_0010:begin beep<=middle[1]; end  
262.	            7'b000_0100:begin beep<=middle[2]; end  
263.	            7'b000_1000:begin beep<=middle[3]; end  
264.	            7'b001_0000:begin beep<=middle[4]; end  
265.	            7'b010_0000:begin beep<=middle[5]; end  
266.	            7'b100_0000:begin beep<=middle[6]; end  
267.	            endcase  
268.	            end  
269.	          
270.	        //低音部分  
271.	        else if(pitch == 3'b100)  
272.	            begin  
273.	            case(tone)  
274.	            7'b000_0000:begin beep<=0; end  
275.	            7'b000_0001:begin beep<=low[0]; end  
276.	            7'b000_0010:begin beep<=low[1]; end  
277.	            7'b000_0100:begin beep<=low[2]; end  
278.	            7'b000_1000:begin beep<=low[3]; end  
279.	            7'b001_0000:begin beep<=low[4]; end  
280.	            7'b010_0000:begin beep<=low[5]; end  
281.	            7'b100_0000:begin beep<=low[6]; end  
282.	            endcase  
283.	            end  
284.	              
285.	    end  
286.	      
287.	      
288.	      
289.	      
290.	    //显示点阵  
291.	    show_LED sL1(.clk(clk),  
292.	                    .SW(pitch),  
293.	                    .key(tone),  
294.	                    .row(row),  
295.	                    .col_r(col_r),   
296.	                    .col_g(col_g));  
297.	                      
298.	    //数码管显示  
299.	    show_seg_tube(.key(tone),   
300.	                      .clk(clk),   
301.	                      .seg(seg));  
302.	endmodule

4 仿真波形分析

4.1 数码管显示模块

在该模块的仿真中，笔者通过改变不同时间对应的key值，模拟用户在使用简易电子琴演奏器时按下按键的行为。仿真波形图如图6所示。

[Verilog HDL]简易电子琴_北京邮电大学2019级信通院数字电路实验_第8张图片

图 6 数码管显示模块的仿真波形图

       从图6中可以看出，随着用户按下按键的变化，数码管的输出信号产生了不同形式的变化。数码管的输出信号seg[0]至seg[7]分别对应了八段数码管的a，b，c，d，e，f，g七个显示段。与数码管的结构进行对照可以发现，key[0]至key[6]信号分别为高电平时，数码管上显示的数字为1,2,3,4,5,6,7。
       在本实验中，数码管显示所需要的行信号在顶层模块中直接赋值以确保只有7号数码管正常工作，因此在该模块仿真中并未体现。

4.2 分频模块

在该模块的仿真中，笔者给予输入的信号clk 1MHZ的时钟信号，尝试改变分频系数对时钟信号进行仿真，期望得到原时钟四分之一的频率。仿真的波形图如图7所示。

图 7 分频模块的仿真波形图

       从图7可以明显的看出，分频后的时钟信号的周期是原时钟信号周期的四倍。由此可知，该分频模块可以得到所需要的分频效果。

4.3 点阵扫描模块

在该模块的仿真中，笔者分别改变输入的音调和按下按键的情况，得到仿真波形如图8所示。

[Verilog HDL]简易电子琴_北京邮电大学2019级信通院数字电路实验_第9张图片

图 8 点阵扫描模块的仿真波形图

       由图8可以看出，该模块中，当SW[2]=1代表播放低音时，只有绿色点阵亮起。同时，当按下key[3]时，列信号中的col_g[3]置0，即对应列全灭。当SW[1]=1代表播放中音时，只有红色点阵亮起，同时，当按下key[4]时，对应列全灭。当SW[0]=1代表播放高音时，红色绿色点阵同时亮起，显示黄色，同时，当按下key[1]时，对应列全灭。由此可知，该模块可以实现预设中所要实现的效果。

4.4 乐曲演奏模块

       该模块的仿真中，笔者将分别对手动演奏和自动演奏进行仿真。由于音符和系统时钟的频率相差较大，因此手动演奏和自动演奏的部分笔者都将以不同分度值的两幅仿真图展示，分别展示输出到蜂鸣器的频率和点阵、数码管的显示。
       手动演奏的仿真波形图如图9和图10所示。自动演奏的仿真波形图如图11、图12和图13所示。由于演奏部分所需要仿真的时间更长，远大于Quartus II中自带的仿真上限时间100us，故笔者在此编写testbench文件并使用ModelSim软件进行Gate Level Simulation操作。
由图9可以看出，当BTN[5]置为1，其他BTN置为0，SW为3’b100时，蜂鸣器输出信号beep变为低音6所对应的频率。同时，由图10可以知道，此时点阵列只出现绿色，且col_g[5]所表示的第6列不亮，数码管显示数字6。由此可知，该模块手动演奏部分可以正常实现所需要的功能。
       由图11可以看出，在自动演奏信号auto_sw为1时，随着时间的推移每0.25秒会产生一次点阵列和数码管的变换，音符演奏所引起的行阵列和数码管的持续时间和切换效果符合预期设计。由图12可以看出，在切换音符时输出到蜂鸣器的信号频率也会相应改变，音符的切换效果符合预期设计。由图13可以看出，在自动演奏播放不同音符时，行阵列和数码管显示的效果（即点阵列上音符对应列全灭，数码管上显示音符数字）符合预期设计。
       至此，仿真结果表示该模块设计完全符合预期效果。

[Verilog HDL]简易电子琴_北京邮电大学2019级信通院数字电路实验_第10张图片

图 9 手动演奏的仿真波形图（蜂鸣器部分）

[Verilog HDL]简易电子琴_北京邮电大学2019级信通院数字电路实验_第11张图片

图 10 手动演奏的仿真波形图（数码管、点阵列部分）

[Verilog HDL]简易电子琴_北京邮电大学2019级信通院数字电路实验_第12张图片

图 11 自动演奏的仿真波形图（总体画面）

[Verilog HDL]简易电子琴_北京邮电大学2019级信通院数字电路实验_第13张图片

图 12 自动演奏的波形仿真图（两音符交界处-蜂鸣器）

[Verilog HDL]简易电子琴_北京邮电大学2019级信通院数字电路实验_第14张图片

图 13 自动演奏的波形仿真图（两音符交界处-行列信号）

5 功能说明及资源利用情况

5.1 基本功能

       1.用 8×8 点阵显示“1 2 3 4 5 6 7”七个音符构成的电子琴键盘。其中点阵的第一列用一个 LED 点亮表示音符“1”，第二列用二个 LED 点亮表示音符“2”，依此类推。当音符为低音 1~7 时，点阵显示为绿色；当音符为中音 1~7 时，点阵显示为红色；当音符为高音 1~7 时，点阵显示为黄色；
       2.用 BTN7～BTN1 七个按键模拟电子琴手动演奏时的“1 2 3 4 5 6 7”七个音符。当某个按键按下时，数码管 DISP7 显示相应的音符，点阵上与之对应的音符显示列全灭，同时蜂鸣器演奏相应的声音；当按键放开时数码管显示的音符灭掉，点阵显示恢复，蜂鸣器停止声音的输出。
       3.由拨码开关SW7,SW6,SW5切换选择高、中、低音，点阵颜色进行相应变化。
       4.可通过一个拨码开关进行手动/自动演奏的切换，自动演奏时，点阵根据乐曲进行颜色和亮灭的变化。

5.2 资源利用情况

本次实验共使用了1150个逻辑单元，占电路板总逻辑单元数的91%；共使用了53个管脚，占电路板总管脚数的46%，如图14所示。

[Verilog HDL]简易电子琴_北京邮电大学2019级信通院数字电路实验_第15张图片

图 14 逻辑单元及管脚使用情况

管脚分配情况如图15和图16所示。

[Verilog HDL]简易电子琴_北京邮电大学2019级信通院数字电路实验_第16张图片

图 15 MAX II EPM1270T144C5管脚分配图

[Verilog HDL]简易电子琴_北京邮电大学2019级信通院数字电路实验_第17张图片

图 16 管脚分配图

6 故障问题及分析

6.1 按键消抖后无法实现功能

故障描述：调用按键消抖后蜂鸣器只产生“噗”的一声，而无法正常发出音调。
问题分析：经过分析按键消抖的方式和蜂鸣器发声的条件，发现按键消抖主要是靠产生的脉冲信号实现功能，而电子琴发声需要按键产生持续的高电平。同时，在该情况下按键不消抖并不会影响到电子琴功能的输出和用户的体验，因此取消按键消抖模块，该问题得以解决。

6.2 仿真时蜂鸣器信号无波形

故障描述：在使用Quartus自带仿真时，点击运行仿真，蜂鸣器信号保持为一条直线。
问题分析：Quartus自带的仿真时间上限为100us，而需要输出的信号频率导致了其需要更长的时间才能展现出来，因此编写testbench文件，调用ModelSim软件进行仿真，问题得以解决。

6.3 对自动播放进行仿真时没有波形变化

故障描述：使用Quartus自带仿真对自动播放功能进行仿真时，无法显示自动播放所产生的各种波形变换。
问题分析：Quartus自带的仿真时间上限为100us，而一个四分音符播放所需要的时间至少为0.25秒，远远大于Quartus自带的仿真时间上限，因此通过编写testbench文件，调用ModelSim软件进行仿真，问题得以解决。

6.4 仿真成功但板子上没有现象

故障描述：烧录成功后发现蜂鸣器发声错误，点阵数码管亮得十分混乱。
问题分析：电路实验板上的电路拨码开关设置的状态不正确，时钟信号不是1MHz。通过调整拨码开关，将第2位和第4位调至高电平，时钟信号变为1MHz，蜂鸣器正常发声，点阵和数码管正常显示。

6.5 按键消抖后无法实现功能

6.6 数码管和LED点亮形式不正确

故障描述：左边两个数码管始终亮，且LED半边不亮。
问题分析：当拨码开关SW10的第3位和第4位拨到下边时，数码管DS6和DS7的位码控制端CAT6和CAT7不受EPM1270T144C5芯片的引脚控制。因而需要把使能控制SW10的最右两位拨码成’11’，即可正常显示。

6.7 点阵列反向显示

故障描述：点阵列显示的图案和预计的图案发生了反转。
问题分析：经过查对，发现可编程实验板上点阵列的序号是从下往下、从左往右递增的，和笔者预设的高低位值相反，导致了图案发生反转。经过更改管脚使点阵正确显示。

6.8 程序烧录后有的按键有反应有的按键无反应

故障描述：将仿真通过的程序烧录到可编程实验板后，一些按键按下后有正常效果出现，而一些按键按下后没有反应。
问题分析：由于部分按键按下后有正常效果，更换可编程实验板后也有正常效果，因此排除程序上的问题。将可编程实验板没有反应的按键的引脚对应引脚接入示波器，按下按键后发现没有波形。再将正常功能按键的引脚接入示波器后，按下按键后可以检测到高电平，因此排除了程序上的故障，问题应是由于按键损坏等原因所引起的。

你可能感兴趣的:(verilog,fpga,经验分享)

(179)时序收敛---＞(29)时序收敛二九 FPGA系统设计指南针 FPGA系统设计(内训)fpga开发时序收敛
1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛二九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）
(180)时序收敛---＞(30)时序收敛三十 FPGA系统设计指南针 FPGA系统设计(内训)fpga开发时序收敛
1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）
(158)时序收敛---＞(08)时序收敛八 FPGA系统设计指南针 FPGA系统设计(内训)fpga开发时序收敛
1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛八（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）F
(159)时序收敛---＞(09)时序收敛九 FPGA系统设计指南针 FPGA系统设计(内训)fpga开发时序收敛
1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）F
(160)时序收敛---＞(10)时序收敛十 FPGA系统设计指南针 FPGA系统设计(内训)fpga开发时序收敛
1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）F
(153)时序收敛---＞(03)时序收敛三 FPGA系统设计指南针 FPGA系统设计(内训)fpga开发时序收敛
1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）F
(121)DAC接口---＞(006)基于FPGA实现DAC8811接口 FPGA系统设计指南针 FPGA接口开发(项目实战)fpga开发 FPGA IC
1目录（a）FPGA简介（b）IC简介（c）Verilog简介（d）基于FPGA实现DAC8811接口（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电
FPGA复位专题---（3）上电复位？ FPGA系统设计指南针 FPGA系统设计(内训)fpga开发
（3）上电复位？1目录（a）FPGA简介（b）Verilog简介（c）复位简介（d）上电复位？（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限
(182)时序收敛---＞(32)时序收敛三二 FPGA系统设计指南针 FPGA系统设计(内训)fpga开发时序收敛
1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三二（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）
使用FPGA接收MIPI CSI RX信号并进行去抖动、RGB转YUV处理：FX3014 USB3.0 UVC传输与帧率控制源代码，FPGA实现MIPI CSI RX接收，去Debayer， RGB转 kVfINoSzdrt fpga开发程序人生
fpgamipicsirx接收去debayer,rgb转yuv,fx3014usb3.0uvc传输与帧率控制源代码，具体架构看图，除dphy物理层外，mipi均为源码sensorimx219mipi源码mipi4lanecsirxraw10fpgamachXO3lf-690usb3.0fx301432bityuvdatawithframesync测试模式3280*246415fps1920*108
FPGA_mipi 哈呀_fpga fpga开发逻辑高速接口系统架构高速传输
1mipi接口mipi(移动行业处理器接口，是为高速数据传输量身定做的，旨在解决日益增长的高清图像(视频)传输的高带宽要求与传统接口低速率之间的矛盾。采用差分信号传输，在设计时需要按照差分设计的一般规则进行严格的设计。mipi协议提出之际，主要有2个应用，csi(摄像头串行接口)，旨在为高清摄像头和应用处理器之间提供一个高速串行接口，和dsi(显示串行接口)，旨在为应用处理器和显示设备之间提供一个
Xilinx 7系列FPGA架构之器件配置（二） FPGA技术实战 FPGA器件架构 Xinx FPGA硬件设计 fpga开发
引言：本文我们介绍下7系列FPGA的配置接口，在进行硬件电路图设计时，这也是我们非常关心的内容，本文主要介绍配置模式的选择、配置管脚定义以及如何选择CFGBVS管脚电压及Bank14/15电压。1.概述Xilinx®7系列设备有五个配置接口。每个配置接口对应一个或多个配置模式和总线宽度，如表1所示。有关接口详细的时序信息，可以参阅相应的7系列FPGA数据手册。配置时序主要与FPGA配置时钟管脚CC
Xilinx 7系列FPGA架构之器件配置（一） FPGA技术实战 FPGA器件架构 Xinx FPGA硬件设计 fpga开发
引言：本系列博文描述7系列FPGA配置的技术参考。作为开篇，简要概述了7系列FPGA的配置方法和功能。随后的博文将对每种配置方法和功能进行更详细的描述。本文描述的配置方法和功能适用于所有7系列家族器件，只有少数例外。1.概述Xilinx®7系列FPGA通过将特定于应用程序的配置数据（位流）加载到内存中进行配置。7系列FPGA可以主动从外部非易失性存储设备加载，也可以通过外部智能源（如微处理器、DS
FPGA器件在线配置方法概述 fpga和matlab FPGA 其他 fpga开发 FPGA 在线配置
目录1.配置电路结构和原理2.ICR控制电路软件3.几种常见的FPGA在线配置方法3.1动态部分重配置（PartialReconfiguration,PR）3.2在系统编程（In-SystemProgramming,ISP）3.3多比特流配置（Multi-BitstreamConfiguration）3.4远程更新与配置3.5使用OpenCL或HLS工具FPGA（Field-Programmabl
quartus频率计时钟设置_FPGA021 基于QuartusⅡ数字频率计的设计与仿真 weixin_39876739 quartus频率计时钟设置
摘要随着科技电子领域的发展，可编程逻辑器件，例如CPLD和FPGA的在设计中得到了广泛的应用和普及，FPGA/CPLD的发展使数字设计更加的灵活。这些芯片可以通过软件编程的方式对内部结构进行重构，使它达到相应的功能。这种设计思想改变了传统的数字系统设计理念，促进了EDA技术的迅速发展。数字频率计是一种基本的测量仪器。它被广泛应用与航天、电子、测控等领域。采用等精度频率测量方法具有测量精度保持恒定，
quartus pin 分配（三）落雨无风 IC设计 fpga fpga开发
quartuspin分配如有需要，可查看quartusUI界面sdc配置（二）上次文章中，说了自己写sdc需要配置的分类点，这次将介绍管脚分配。已打开Quartus软件，导入设计，写好约束下一步，在Quartus软件的菜单栏打开Assignments中的二级菜单PinPlanner打开改界面即可看到选中的fpga型号，管脚图，封装类型等信息。在打开的界面中，大致可分为上下两个部分。上半部分，可分为
Quartus sdc UI界面设置（二）落雨无风 IC设计 fpga fpga开发
Quartussdc设置根据一配置quartus综合简单流程（一）上次文章中，说了自己写sdc需要配置的分类点，这次将说明在UI界面配置sdc。1.在Quartus软件中，导入verilog设计之后，打开Tools/TimeQuestTimingAnalyzer界面大致分为上下两部分，上半部分左侧显示Report、Tasks，右侧显示欢迎界面；下半部分显示Console和History，此处缺图，
浅谈大模型 SFT 的实践落地：十问十答大模型与自然语言处理 NLP与大模型人工智能大数据深度学习多模态大模型 SFT
节前，我们星球组织了一场算法岗技术&面试讨论会，邀请了一些互联网大厂朋友、参加社招和校招面试的同学.针对算法岗技术趋势、大模型落地项目经验分享、新手如何入门算法岗、该如何准备、面试常考点分享等热门话题进行了深入的讨论。汇总合集：《大模型面试宝典》(2024版)发布！今天给大家带来一篇大模型SFT的实践落地经验总结SFT现在往往被称为“低端”工作，但它与业务紧密相连。相较于难以实施且多数公司没资源训
FPGA随记——赛灵思OOC功能一口一口吃成大V FPGA随记 fpga开发
在这里，我们简要介绍一下Vivado的OOC（Out-of-Context）综合的概念。对于顶层设计，Vivado使用自顶向下的全局（Global）综合方式，将顶层之下的所有逻辑模块都进行综合，但是设置为OOC方式的模块除外，它们独立于顶层设计而单独综合。通常，在整个设计周期中，顶层设计会被多次修改并综合。但有些子模块在创建完毕之后不会因为顶层设计的修改而被修改，如IP，它们被设置为OOC综合方式
如何设计实现完成一个FPGA项目芯作者 D1：verilog设计 D1：VHDL设计 fpga开发
设计并完成一个FPGA项目是一个复杂但非常有价值的工程任务。以下是一个详细的步骤指南，帮助你从零开始完成一个FPGA项目。1.项目定义与需求分析确定项目目标：明确项目要实现的功能和性能指标。需求分析：列出所有功能需求、性能需求、接口需求等。可行性分析：评估技术可行性、成本和时间预算。2.硬件选择FPGA芯片选择：根据项目需求选择合适的FPGA芯片（如Xilinx、Intel/Altera、Latt
零配置初始化流程就一直过不去_ZYNQ UltraScale+ MPSoc FPGA自学笔记-启动加载配置... weixin_40009026 零配置初始化流程就一直过不去
前言听说最近秋天的第一杯奶茶挺火的，我得赶紧奋发图强写点东西，好赚点赏钱给妹子买奶茶，各位大佬出手大方点，我怕秋天过去了妹子还没喝上奶茶！言归正传，ZYNQUltraScale+MPSoc的配置过程还是挺复杂的，决定写一篇文章来讲一讲，当然我也是初学，如有错讹请轻轻打左脸。一、配置过程Zynq®UltraScale+™MPSoC同时有PS端和PL端，PS又有两种不同的多核处理器可以运行底层代码或者
FPGA编程指南: CSU DMA传输行者.................. fpga开发 FPGA
1.将安全流开关配置设置为从DMA源接收，即设置csu.csu_sss_cfg[pcap_sss]为0x5。2.配置并设置CSU_DMA以建立通道和传输，具体编程方法可参考CSUDMA编程部分。-通道类型为DMA_SRC。-设置源地址为位流的地址。-设置大小为以字表示的位流大小。3.等待CSUDMA操作完成，确保源频道的传输已完成。4.清除CSU_DMA中断并确认传输完成，这需要设置csudma.
购买莆田鞋有哪些套路和陷阱？怎样避免踩坑芒果不芒
购买莆田鞋有哪些套路和陷阱？怎样避免踩坑小白在购买莆田鞋时有很多不懂的问题，而且莆田鞋商家卖的货又良莠不齐，为了避免踩坑今天我就把经验分享给大家，记住最重要的一点就是找到一个比较实在的良心商家购买，因为真正做生意的诚信商家是不会为了一点蝇头小利去坑人的，假如找到一个无良商家，它变着法的想着坑你，你怎样都会被骗的，俗话说得好：不怕贼偷就怕贼惦记！今天我顺便给大家推荐三家专门做高品质的莆田鞋商家也：k
API 接口应该如何设计？如何保证安全？如何签名？如何防重？「已注销」安全 SpringBoot 安全 github spring spring boot 后端
说明：在实际的业务中，难免会跟第三方系统进行数据的交互与传递，那么如何保证数据在传输过程中的安全呢（防窃取）？除了https的协议之外，能不能加上通用的一套算法以及规范来保证传输的安全性呢？下面我们就来讨论下常用的一些API设计的安全方法，可能不一定是最好的，有更牛逼的实现方式，但是这篇是我自己的经验分享.token简介Token：访问令牌accesstoken,用于接口中,用于标识接口调用者的身
FPGA案例小程序 BABA8891 fpga开发小程序
FPGA（Field-ProgrammableGateArray，现场可编程门阵列）的应用广泛，因此存在许多不同领域的案例小程序。以下是一些FPGA案例小程序的示例，涵盖了不同的应用场景：1.串口闭环收发小程序应用场景：工业自动化、通信设备、仪器仪表等。功能描述：该小程序通过FPGA芯片的编程实现串口数据的接收和发送功能，支持9600和115200两种速率。在接收数据时，FPGA通过串行接口接收外
电源管理芯片4644关键指标及测试方法国科安芯产品 fpga开发嵌入式硬件硬件工程
以国科安芯(ANSILIC)推出四通道输出降压微型模块稳压器ASP4644为例，该器件支持多路级联输出最高16A。工程师可以快速设计出满足FPGA、ASIC和微处理器等多种电压和负载电流要求驱动，ASP4644模块稳压器包括DC/DC控制器、电源开关、电感器和补偿组件，采用BGA封装。仅需8个外部陶瓷电容器和4个反馈电阻器就能调节4个可独立地调整并介于0.6V至5.5V的输出。单独的输入引脚使4个
牛客Verilog语法刷题Day 1 SAChemAdvance 刷题 fpga开发
校验器的输入是由原始数据位和校验位组成对于奇偶校验，若合法编码中奇数位发生了错误，也就是编码中的1变成0或0变成1，则编码中1的个数的奇偶性就发生了变化，从而可以发现错误，但不能检测出是哪些位出错。对于一个设置为50MHz的移位寄存器，把16左移到128，需要（）nsA.30B.40C.50D.60本题答案选D,从16到128需要3位，50MHz的时钟为20ns，移动3位则为60ns时间(s)=1
FPGA（Field-Programmable Gate Array，现场可编程门阵列）开发入门 MAMA6681 fpga开发
FPGA（Field-ProgrammableGateArray，现场可编程门阵列）开发入门是一个系统且深入的过程，涉及到硬件设计、编程语言、开发工具等多个方面。以下是一个简要的FPGA开发入门指南：一、基础知识准备数字电路与逻辑设计：了解数字电路的基本概念，如二进制、逻辑门电路、组合逻辑电路、时序逻辑电路等。熟悉布尔代数和逻辑门的功能及其实现方法。计算机体系架构：掌握CPU、内存、外设、总线等计
FPGA 编程基础, 赋值操作符, 运算符使用, 条件表达式, 信号操作方法行者.................. fpga开发
1.**赋值符号**：-**"="**：阻塞赋值，即在`always`模块中该语句会被立即执行。-**""**：大于，如果A>B则结果为TRUE，否则为FALSE。-**">="**：大于等于，如果A>=B则结果为TRUE，否则为FALSE。-**"=="**：等于，如果A==B则结果为TRUE，否则为FALSE。-**"!="**：不等于，如果A!=B则结果为TRUE，否则为FALSE。4.**
连续发送多个数据（uart串口RS232协议/verilog详细代码+仿真）勇敢牛牛（FPGA学习版） fpga开发嵌入式硬件 matlab 智能硬件
写在前言以下内容详细源文件，已经上传个人主页资源，需要自取~目录写在前言需求分析UART简介整体架构流程小结需求分析使用串口（rs232协议）间隔1s连续发送16byte的数据。由于每次发送的数据只有8bit，16byte=128bit，所以要发送16帧。UART简介这里实验所使用的参数有：rs232通信协议+9600bps+quartus18.0+modelsim2020异步通信：UART是一种
java线程Thread和Runnable区别和联系 zx_code java jvm thread 多线程 Runnable
我们都晓得java实现线程2种方式，一个是继承Thread，另一个是实现Runnable。模拟窗口买票，第一例子继承thread，代码如下 package thread; public class ThreadTest { public static void main(String[] args) { Thread1 t1 = new Thread1(
【转】JSON与XML的区别比较丁_新 json xml
1.定义介绍 (1).XML定义扩展标记语言 (Extensible Markup Language, XML) ，用于标记电子文件使其具有结构性的标记语言，可以用来标记数据、定义数据类型，是一种允许用户对自己的标记语言进行定义的源语言。 XML使用DTD(document type definition)文档类型定义来组织数据;格式统一，跨平台和语言，早已成为业界公认的标准。 XML是标
c++ 实现五种基础的排序算法 CrazyMizzz C++c 算法
#include<iostream> using namespace std; //辅助函数，交换两数之值 template<class T> void mySwap(T &x, T &y){ T temp = x; x = y; y = temp; } const int size = 10; //一、用直接插入排
我的软件麦田的设计者我的软件音乐类娱乐放松
这是我写的一款app软件，耗时三个月，是一个根据央视节目开门大吉改变的，提供音调，猜歌曲名。1、手机拥有者在android手机市场下载本APP，同意权限，安装到手机上。2、游客初次进入时会有引导页面提醒用户注册。（同时软件自动播放背景音乐）。3、用户登录到主页后，会有五个模块。a、点击不胫而走，用户得到开门大吉首页部分新闻，点击进入有新闻详情。b、
linux awk命令详解被触发 linux awk
awk是行处理器: 相比较屏幕处理的优点，在处理庞大文件时不会出现内存溢出或是处理缓慢的问题，通常用来格式化文本信息 awk处理过程: 依次对每一行进行处理，然后输出 awk命令形式: awk [-F|-f|-v] ‘BEGIN{} //{command1; command2} END{}’ file [-F|-f|-v]大参数，-F指定分隔符，-f调用脚本，-v定义变量 var=val
各种语言比较 _wy_ 编程语言
Java Ruby PHP 擅长领域
oracle 中数据类型为clob的编辑知了ing oracle clob
public void updateKpiStatus(String kpiStatus,String taskId){ Connection dbc=null; Statement stmt=null; PreparedStatement ps=null; try { dbc = new DBConn().getNewConnection(); //stmt = db
分布式服务框架 Zookeeper -- 管理分布式环境中的数据矮蛋蛋 zookeeper
原文地址： http://www.ibm.com/developerworks/cn/opensource/os-cn-zookeeper/ 安装和配置详解本文介绍的 Zookeeper 是以 3.2.2 这个稳定版本为基础，最新的版本可以通过官网 http://hadoop.apache.org/zookeeper/来获取，Zookeeper 的安装非常简单，下面将从单机模式和集群模式两
tomcat数据源 alafqq tomcat
数据库 JNDI(Java Naming and Directory Interface，Java命名和目录接口)是一组在Java应用中访问命名和目录服务的API。没有使用JNDI时我用要这样连接数据库： 03. Class.forName("com.mysql.jdbc.Driver"); 04. conn
遍历的方法百合不是茶遍历
遍历在java的泛
linux查看硬件信息的命令 bijian1013 linux
linux查看硬件信息的命令一.查看CPU： cat /proc/cpuinfo 二.查看内存： free 三.查看硬盘： df linux下查看硬件信息 1、lspci 列出所有PCI 设备； lspci - list all PCI devices:列出机器中的PCI设备（声卡、显卡、Modem、网卡、USB、主板集成设备也能
java常见的ClassNotFoundException bijian1013 java
1.java.lang.ClassNotFoundException: org.apache.commons.logging.LogFactory 添加包common-logging.jar2.java.lang.ClassNotFoundException: javax.transaction.Synchronization
【Gson五】日期对象的序列化和反序列化 bit1129 反序列化
对日期类型的数据进行序列化和反序列化时，需要考虑如下问题： 1. 序列化时，Date对象序列化的字符串日期格式如何 2. 反序列化时，把日期字符串序列化为Date对象，也需要考虑日期格式问题 3. Date A -> str -> Date B,A和B对象是否equals 默认序列化和反序列化 import com
【Spark八十六】Spark Streaming之DStream vs. InputDStream bit1129 Stream
1. DStream的类说明文档： /** * A Discretized Stream (DStream), the basic abstraction in Spark Streaming, is a continuous * sequence of RDDs (of the same type) representing a continuous st
通过nginx获取header信息 ronin47 nginx header
1. 提取整个的Cookies内容到一个变量，然后可以在需要时引用，比如记录到日志里面， if ( $http_cookie ~* "(.*)$") { set $all_cookie $1; } 变量$all_cookie就获得了cookie的值，可以用于运算了
java-65.输入数字n，按顺序输出从1最大的n位10进制数。比如输入3，则输出1、2、3一直到最大的3位数即999 bylijinnan java
参考了网上的http://blog.csdn.net/peasking_dd/article/details/6342984 写了个java版的： public class Print_1_To_NDigit { /** * Q65.输入数字n，按顺序输出从1最大的n位10进制数。比如输入3，则输出1、2、3一直到最大的3位数即999 * 1.使用字符串
Netty源码学习-ReplayingDecoder bylijinnan java netty
ReplayingDecoder是FrameDecoder的子类，不熟悉FrameDecoder的，可以先看看 http://bylijinnan.iteye.com/blog/1982618 API说，ReplayingDecoder简化了操作，比如： FrameDecoder在decode时，需要判断数据是否接收完全： public class IntegerH
js特殊字符过滤 cngolon js特殊字符 js特殊字符过滤
1.js中用正则表达式过滤特殊字符, 校验所有输入域是否含有特殊符号function stripscript(s) { var pattern = new RegExp("[`~!@#$^&*()=|{}':;',\\[\\].<>/?~！@#￥……&*（）——|{}【】‘；：”“'。，、？]"
hibernate使用sql查询 ctrain Hibernate
import java.util.Iterator; import java.util.List; import java.util.Map; import org.hibernate.Hibernate; import org.hibernate.SQLQuery; import org.hibernate.Session; import org.hibernate.Transa
linux shell脚本中切换用户执行命令方法 daizj linux shell 命令切换用户
经常在写shell脚本时，会碰到要以另外一个用户来执行相关命令，其方法简单记下： 1、执行单个命令：su - user -c "command" 如：下面命令是以test用户在/data目录下创建test123目录 [root@slave19 /data]# su - test -c "mkdir /data/test123"
好的代码里只要一个 return 语句 dcj3sjt126com return
别再这样写了：public boolean foo() { if (true) { return true; } else { return false;
Android动画效果学习 dcj3sjt126com android
1、透明动画效果方法一：代码实现 public View onCreateView(LayoutInflater inflater, ViewGroup container, Bundle savedInstanceState) { View rootView = inflater.inflate(R.layout.fragment_main, container, fals
linux复习笔记之bash shell (4)管道命令 eksliang linux管道命令汇总 linux管道命令 linux常用管道命令
转载请出自出处： http://eksliang.iteye.com/blog/2105461 bash命令执行的完毕以后，通常这个命令都会有返回结果，怎么对这个返回的结果做一些操作呢？那就得用管道命令‘|’。上面那段话，简单说了下管道命令的作用，那什么事管道命令呢？答：非常的经典的一句话，记住了，何为管
Android系统中自定义按键的短按、双击、长按事件 gqdy365 android
在项目中碰到这样的问题：由于系统中的按键在底层做了重新定义或者新增了按键，此时需要在APP层对按键事件（keyevent）做分解处理，模拟Android系统做法，把keyevent分解成： 1、单击事件：就是普通key的单击； 2、双击事件：500ms内同一按键单击两次； 3、长按事件：同一按键长按超过1000ms（系统中长按事件为500ms）； 4、组合按键：两个以上按键同时按住；
asp.net获取站点根目录下子目录的名称 hvt .net C#asp.net hovertree Web Forms
使用Visual Studio建立一个.aspx文件(Web Forms)，例如hovertree.aspx,在页面上加入一个ListBox代码如下： <asp:ListBox runat="server" ID="lbKeleyiFolder" /> 那么在页面上显示根目录子文件夹的代码如下： string[] m_sub
Eclipse程序员要掌握的常用快捷键 justjavac java eclipse 快捷键 ide
判断一个人的编程水平，就看他用键盘多，还是鼠标多。用键盘一是为了输入代码（当然了，也包括注释），再有就是熟练使用快捷键。曾有人在豆瓣评《卓有成效的程序员》：“人有多大懒，才有多大闲”。之前我整理了一个程序员图书列表，目的也就是通过读书，让程序员变懒。写道程序员作为特殊的群体，有的人可以这么懒，懒到事情都交给机器去做，而有的人又可
c++编程随记 lx.asymmetric C++笔记
为了字体更好看，改变了格式…… &&运算符： #include<iostream> using namespace std; int main(){ int a=-1,b=4,k; k=(++a<0)&&!(b--
linux标准IO缓冲机制研究音频数据 linux
一、什么是缓存I/O(Buffered I/O)缓存I/O又被称作标准I/O,大多数文件系统默认I/O操作都是缓存I/O。在Linux的缓存I/O机制中，操作系统会将I/O的数据缓存在文件系统的页缓存(page cache)中，也就是说，数据会先被拷贝到操作系统内核的缓冲区中，然后才会从操作系统内核的缓冲区拷贝到应用程序的地址空间。1.缓存I/O有以下优点:A.缓存I/O使用了操作系统内核缓冲区，
随想生活暗黑小菠萝生活
其实账户之前就申请了，但是决定要自己更新一些东西看也是最近。从毕业到现在已经一年了。没有进步是假的，但是有多大的进步可能只有我自己知道。毕业的时候班里12个女生，真正最后做到软件开发的只要两个包括我，PS：我不是说测试不好。当时因为考研完全放弃找工作，考研失败，我想这只是我的借口。那个时候才想到为什么大学的时候不能好好的学习技术，增强自己的实战能力，以至于后来找工作比较费劲。我
我认为POJO是一个错误的概念 windshome java POJO 编程 J2EE 设计
这篇内容其实没有经过太多的深思熟虑，只是个人一时的感觉。从个人风格上来讲，我倾向简单质朴的设计开发理念；从方法论上，我更加倾向自顶向下的设计；从做事情的目标上来看，我追求质量优先，更愿意使用较为保守和稳妥的理念和方法。 &