IC在測試生產過程的靜電放電(ESD)擊傷及電性過壓(EOS)現象

在待測物、設備或是人員之間,不可避免都會有移動及接觸與再分離的行為出現,因此在待測物上必然會發生靜電放電(Electrostatics Discharge, ESD)的現象。雖然在環境溫度及相對濕度與接地都會做有效的管控,但對一些已知會產生ESD的工作點還是需要加以注意。特別是在生產過程中,往往造成許多的靜電電荷(Electrostatic Charge)大量殘存在元件與積體電路中,繼而在後續的生產程序上,出現危險的元件儲存電荷模式(Charged Device Model,CDM)之ESD或電性過壓(Electrical Overstress,EOS)現象,進而造成半導體元件內部電路的破壞。部分已受ESD內傷的產品,有時還會到客戶端才又被檢測出來,後續嚴重的客退問題又造成產品成本的一大負擔。


在生產過程中,從IC的進料作業階段,一些自動化設備傳輸,必須進行一些設備傳遞及人員作業的動作,因此這些接觸及壓合都會產生大量瞬間的ESD現象出現,這種放電則多屬與設備接觸時,在其內部的自由電荷(Free Charge)形成重新再分布行為。當之後的作業中有再接觸行為出現時,因為前述的電荷儲存造成電位的不平衡必然會造成ESD,這時形成的放電迴路大都會通過IC,或從IC內部釋放出,對IC而言,就如CDM的ESD;對整體或系統而言,即為模組儲存電荷模式(Board Level Charged Device Model,BLCDM)的ESD。

在上述的製程中,要注意一些靜電消除器(Air Ionizer)的位置,因使用靜電消除器的目的,是用來建立工作環境中各部品間的等電位面,唯有等電位面的物體相接觸時,才不致產生瞬間接觸式的ESD大電流;即使同電位面的兩物體接觸後,當它們被分離開的瞬間,因本質電位面的不同及對自由電荷束敷力的不同,還是會有分離電荷產生,並形成ESD電流。

因此,需避免設備本身與待測物的金屬接點接觸,因這樣的接觸往往會形成不安全的放電迴路出現。而在半成品中這些金屬接點通常都連接到了對ESD較敏感的IC元件,一旦有ESD的大電流出現時,這些IC元件一般都僅能耐受到一定的ESD能量,過大的電流量還是有機會影響到這些IC元件,必須注意到一些安全接地方法。安全接地並不是直接接地,直接接地是用於建立靜態物體的電位面,能使它們共同連接到工作環境中特定的參考零電位,以達到工作平台上的各物體同在一等位面上;而安全接地則是對已知會產生ESD的路徑上,提供一個高阻抗放電的路徑,降低放電電流並能抑制放電反射波的一種接地。

到了測試程序,其中大多數的程序都是人工作業。最主要的ESD擊傷或EOS破壞問題,出現在這些人工作業程序中,其中特別是在人員的作業程序(維護及作業人員)。材質、維修的方向、以及角度,都會影響到靜電的產生量及儲存量。而在幾項人工作業,嚴重的ESD或EOS破壞則經常出現在此。在磨擦後會有許多靜電殘存在IC的半導體材料中,在此的作業常會有將金屬物接觸到設備中的一些裸露金屬層的情形,因而造成瞬間的ESD迴路,或是在點檢的瞬間形成EOS

如圖一及圖二所示就呈現出ESD及EOS的2種IC內部元件故障解析。在此之前的一些ESD破壞,有時是無法在B檢以視覺的判斷所檢測出來,許多情況下,電晶體元件受到CDM的ESD擊傷後,在其電性上的漏電電流往往僅有數百奈安培(nA)的電流量,其電子顯微鏡下的截面圖(TEM)就如圖三所示,這樣的漏電電流在電性上原本就不易發現,而電子產品卻依然可以正常運作,因此部分的故障現象在此就可能被忽略了。

接著,進行老化(Aging) 測試的可靠度篩檢,一些潛在的可靠度問題,包含在前面提到已受到CDM ESD微小破壞的元件,經過這樣的測試實驗後,若測試圖像能有效作用在這些原本被輕微破壞的電晶體元件上,這些從Aging測試爐取出後的檢測過程(一般稱為C檢),就會再度被檢測出來。當然,在做Aging測試的設備若有一些設計或結構上的問題,或是連接器使用久後有裂化情形出現,那也會造成另一種EOS的破壞出現。

處理ESD防治的最高指導原則,是以建立工作環境中各物體間的等電位面為目標,以安全排放靜電為手段,實現預防勝於治療的理想,能提升工廠良率,降低客退率,更節省了產品的生產成本,達到原料供應者、生產者與使用者多贏的局面,使得生產線上的許多現象都可以找到根本問題研究出其基本原理,並獲得改善驗證。


IC在測試生產過程的靜電放電(ESD)擊傷及電性過壓(EOS)現象_第1张图片
圖一:在測試過程中受到ESD破壞的Source驅動IC的輸出端。

IC在測試生產過程的靜電放電(ESD)擊傷及電性過壓(EOS)現象_第2张图片
圖二:內部電路在組裝後測試時的EOS現象的FA解析。

IC在測試生產過程的靜電放電(ESD)擊傷及電性過壓(EOS)現象_第3张图片
圖三:電晶體元件受到CDM的靜電擊傷後的閘極故障位置在電子顯微鏡下的截面圖。

 

你可能感兴趣的:(Failure,Analysis,ESD,EOS)