计算机组成原理易错点小提示
一些易错小提示,避免踩坑哦~
第一章 计算机系统概述
1.系统软件：数据库管理系统、操作系统、语言处理程序、分布式软件系统、网络软件系统、标准库程序、服务性程序等。
2.应用软件：数据库系统等。
3.冯诺依曼计算机功能部件：存储器、运算器、控制器、输入输出设备。
4.冯诺依曼计算机的特点
（1）计算机由五大部件组成
（2）指令与数据混合存储，可按地址寻访
（3）指令和数据用二进制表示
（4）指令由操作码和地址码表示
（5）存储程序控制
（6）以运算器为中心
5.现代计算机以存储器为中心。
6.主存储器由许多存储单元组成，每个存储单元包含若干个存储元件，每个存储元件可存储1bit；存储单元可存储一串二进制代码，这串代码称为存储字，存储字的位数称为存储字长，存储字长可以是1B（8bit）或字节的偶数倍。
7.地址寄存器（MAR）存放访存地址，用于寻址，其位数对应着存储单元的个数（地址码长度），MAR的长度与程序计数器PC的长度相等。
8.数据寄存器（MDR）的位数与存储字长相等。
9.运算器（算术逻辑单元ALU+累加寄存器ACC+乘商寄存器MQ+操作数寄存器X）用于执行算术运算和逻辑运算。
10.控制器由程序寄存器PC、程序寄存器IR和控制单元CU组成。
11.冯诺依曼计算机的工作方式是控制流驱动方式。
12.微程序机器层由机器硬件直接执行微指令；传统机器语言层由微程序解释机器指令系统。
13.系列机的基本特性是指令系统向后兼容。
14.我国超级计算机：银河、神威、曙光、深腾、天河
15.CPI:执行一条指令所需的机器周期数。
16.IPS:每秒执行多少条指令，IPS=主频/CPI=指令条数/执行时间。
17.CPU执行时间=(指令条数×CPI)/主频。
18.在CPU寄存器中，指令寄存器、地址寄存器、数据寄存器对用户是完全透明的。
19.系统结构、指令集、计算机组织都会影响CPI。
第二章 数据的表示和运算
1.若x为正数，则其原码、补码、反码相同。
2.在计算机中，通常用无符号数来表示主存地址。
3.补码和移码对真值0的表示形式唯一。
4.移码和对应补码的数值位相同，符号位相反。
4.相同位数的补码和移码表示具有相同的数据表示范围。
5.相反数的补码=数的补码连同符号位按位取反，末位再加1。
6.阶码反映浮点数的表示范围及小数点的实际位置；尾数的位数n反映浮点数的精度。
7.阶码是以移码的形式存储的，阶码真值=移码-偏移量。
7.规格化浮点数：规定尾数的最高数值位必须是一个有效值。
8.需要右规时，只需进行一次。
9.当浮点数尾数的基数为2时，原码规格化数的尾数最高位一定是1；补码规格化数的尾数最高位一定与尾数符号位相反。
10.IEEE754标准的浮点数（除临时浮点数外），尾数用采取隐藏位策略的原码表示，阶码用移码表示。
11.浮点数的加减运算一律采用补码；小阶向大阶看齐。
12.浮点数的溢出与否由阶码的符号决定。
13.采用规格化的浮点数最主要是为了增加数据的表示精度。
14.在算术移位的情况下，补码左移的前提条件是其原最高符号位与原符号位要相同。
15.在算术移位的情况下，双符号位的移位操作只有低符号位需要参加移位操作。
16.舍入不一定产生误差。
17.浮点数舍入的情况有两种：对阶、右规格化。
18.对阶操作不会导致阶码上溢或下溢；右规和尾数舍入都可能引起阶码上溢；左规时可能引起阶码下溢；尾数溢出时结果不一定溢出。
19.ALU属于组合逻辑电路；ALU的核心是带标志加法器。
第三章 存储系统
1.主存-辅存：实现虚拟存储系统，解决了主存容量不够的问题；Cache-主存：解决了主存与CPU速度不匹配的问题。
2.随机存储器（RAM）和只读存储器（ROM）都是随机存取。
3.串行访问存储器包括顺序存储器（SAM，如磁带）和直接存储器（DAM，如光盘、磁盘），顺序访问。
4.主存和Cache之间的数据调动是由硬件自动完成的，对所有程序员均是透明的；主存与辅存之间的数据调动则是由硬件和操作系统共同完成的，对应用程序员是透明的。
5.主存储器由DRAM实现，Cache由SRAM实现。
6.SRAM利用双稳态触发器（六晶体管MOS）来记忆信息；DRAM利用栅极电容来记忆信息。
7.DRAM采用地址复用技术，破坏性读出，需要以行为单位刷新，刷新需要硬件支持且对CPU透明。
8.ROM包括掩模式只读存储器（MROM）、一次可编程只读存储器（PROM）、可擦除可编程只读存储器（EPROM）、闪存（如U盘，SD卡）、固态硬盘（SSD）
9.主存储器的基本组成：译码电路、读写电路、存储矩阵。
10.低位多体交叉存储器能够很好地满足程序的局部性原理。
11.双端口存储器可以同时访问同一区间、同一单元。
10.硬盘存储器由磁盘驱动器、磁盘控制器和盘片组成。
11.廉价冗余磁盘阵列
RAID0:无冗余和无校验的磁盘阵列，条带化，无容错能力
RAID1:镜像磁盘阵列，镜像磁盘互为备份，磁盘容量减小一半
RAID2:采用纠错的海明码的磁盘阵列，通过数据校验提高容错能力
12.程序访问的局部性原理
时间局部性：在最近的未来要用到的信息，很可能是现在正在使用的信息；
空间局部性：在最近的未来要用到的信息，很可能与现在正在使用的信息在存储空间上是邻近的。
13.采用指令Cache和数据Cache分离的主要目的是减少指令流水线资源冲突。
14.页式管理和段页式管理都以“页”为单位与主存交互。
15.Cache中存放的是主存的一部分副本，TLB（快表）中存放的是Page（页表）的一部分副本。
16.在同时具有虚拟页式存储器（有TLB）和Cache的系统中，CPU发出访存命令，先查找对应的Cache块。
17.虚拟存储器：位于主存-辅存物理结构，是由负责信息划分以及主存-辅存间信息调动的辅助硬件和操作系统中的存储管理软件所组成的存储体系。（逻辑模型）
18.通常的访存申请相应优先次序（由高到低）：cache、通道、写数、读数、取指。
19.提高磁记录密度：减小磁层厚度、减小头面距离、减小工作间隙、采用垂直磁记录。
20.自同步能力：从单个磁道读出的脉冲序列提取同步时钟脉冲的能力。
第四章 指令系统
- 指令系统位于硬件和软件的交界面上。
- 通常情况下，对使用频率较高的指令分配较短的操作码，对使用频率较低的指令分配较长的操作码，从而尽可能减少指令译码和分析的时间。
- 调用指令在子程序执行结束后，根据返回地址返回到主程序继续执行，而转移指令不返回执行。
- 零地址的运算类指令参与的两个操作数来自栈顶和次栈顶单元
- 机器语言（二进制代码）和汇编语言（助记符）都属于机器级代码。
第五章 中央处理器
第六章 总线
- 总线的特点：分时共享。
- 总线特性：机械特性、电气特性、功能特性、时间特性。
- 总线的分类
按功能分：片内总线（CPU芯片内部），系统总线（各功能部件间，包括数据总线、地址总线、控制总线），通信总线（计算机系统之间）；
按时序控制方式分：同步总线、异步总线；
按数据传输格式分：并行总线、串行总线。 - 系统总线的结构
单总线结构
双总线结构（主存总线、I/O总线）
三总线结构（主存总线、I/O总线、DMA总线） - 总线带宽=总线宽度×总线频率
- 猝发（突发）传输：一次传输一个地址和一批地址连续的数据。
- 计算机使用总线结构便于增减外设，同时减少信息传输线的条数。
- 间接寻址第一次访问内存所得到的信息经系统总线的数据总线传送到CPU；地址总线是用于CPU选择主存单元地址和I/O端口地址的单向总线，不能回传。
- 主存通过总线的类型来识别信息是地址还是数据。
- CPU的控制总线提供的控制信号包括时序信号、I/O设备和存储器的响应信号。握手信号指信号传输过程中，传输方（主机）与接收方（终端）表示通信成功的一个信号。
- 多总线结构用速率高的总线连接高速设备，用速率低的总线连接低速设备。
- 在异步总线中，传送操作按需分配时间。
第七章 输入输出系统
- 在微型机系统中，I/O设备通过设备控制器与主板的系统总线相连接。
- I/O指令的格式与通用指令的格式不同，只能在操作系统内核的底层I/O软件中使用。
- 磁盘存储器的最小读写单位为一个扇区，即磁盘按块存取。
- 温彻斯特盘是一种可移动磁头固定盘片的硬盘存储器。
- 硬盘属于机械部件，其读写操作是串行的。
- 固态硬盘SSD除需要Flash Memory外，还需要其他硬件和软件的支持。
- 鼠标适合于用中断方式实现输入操作。
- 计算机中一个汉字内码在主存中占用2B.
- 一台字符显示器的VRAM中存放的是显示字符的ASCII码。
- 磁盘扇区中包含数据、地址、校验等信息。
- I/O接口=若干端口+控制逻辑电路
- I/O接口的功能
1）实现主机和外设的通信联络控制
2）进行地址译码和设备选择
3）实现数据缓冲
4）信号格式的转换
5）传送控制命令和状态信息 - CPU能对数据端口执行读写操作，但只能对状态端口执行读操作，对控制端口执行写操作。
- 统一编址：依靠不同的地址码来区分内存和I/O设备，直接使用指令系统中的访存指令来完成输入输出操作。
- 独立编址：依靠不同的指令来区分内存和I/O设备，需要使用专门的输入输出指令（I/O指令）来完成输入输出操作。
- I/O指令实现的数据传送通常发生在通用寄存器和I/O端口之间。
- 只有具有DMA接口的设备才能产生DMA请求。
- 在每个机器周期结束后，CPU就可以响应DMA请求。
- DMA传送前由设备驱动程序设置传递参数。
- 在程序查询方式中，CPU与外设串行工作，传送与主程序串行工作；
在中断方式中，CPU与外设并行工作，传送与主程序串行工作；
在DMA方式中，CPU与外设、传送与主程序都是并行的。 - 在DMA传送方式中，由外部设备向DMA发出DMA请求信号，然后由DMA控制器向CPU发出总线请求信号。
未完待续~