【【 verilog中的 repeat用法 】】

verilog中的 repeat用法

repeat 循环语句的用法
repeat(循环次数表达式)
begin
语句块;
end

repeat(2)
@(posedge clk )
a= a + 1 ;
每当上升沿到达时 ,执行加一 的操作

还有一种
repeat(2)
@(posedge clk ) ;
a= a + 1 ;
后面加上一个分号表示 当遇到 2次上升沿时 才 加一

你可能感兴趣的:(FPGA学习,fpga开发)