vivado布局分析

1、高亮显示布局
1. 在“ Netlist 网表 窗口中 选择要分析的层级。
2. 从弹出菜单中 选择“ Highlight Leaf Cells ” → “ Select a color 高亮叶节点单元 > 选择颜色
3. 如果要选择多个层级 请选择“ Cycle Colors 周期颜色
在“ Device 器件 窗口中 构成层级单元的叶节点单元会以颜色编码标示。 
颜色编码用于显示器件内主要层级块的布局。

2、显示连接

根据连接来分析设计是很实用的方法。运行“ Show Connectivity 显示连接 复查受输入、块 RAM DSP bank 驱 动的所有逻辑的布局。“Show Connectivity ”将一组单元或信号线作为种子 并选择另一种类型的对象。
3、固定逻辑和非固定逻辑
AMD Vivado 工具可追踪 2 种不同类型的布局
用户布局的元素 显示为橙色 为固定逻辑。
固定逻辑存储在 XDC 内。
正常情况下 固定逻辑包含 LOC 约束 也有可能包含 BEL 约束。
• 工具布局的元素 显示为蓝色 为非固定逻辑。
vivado布局分析_第1张图片
4、对 RTL 源文件进行交叉探测
对于使用 Vivado 综合进行综合的设计 当网表设计进入存储器后 即可对源文件进行反向交叉探测。
要执行交叉探测 请执行以下操作
1. 选择门电路。
2. 在弹出菜单中选择“ Go to Source 转至源文件
使用交叉探测判定网表门电路中涉及的源文件。由于综合变换的性质 无法对设计中每个门电路的源文件进行反向交叉 探测。

5、查看指标

Vivado Design Suite 提供了各项指标 以便告知您有关器件内部的逻辑和布线的信息。这些指标提供了一种交互式的 设计分析方法, 以取代静态报告。
要激活指标 请确保已打开设计。选择“ Window ” → “ Metrics 窗口 > 指标 。要启用指标 请右键单击它并选 择“Show 显示 。可一次性添加多个指标。要禁用指标 请右键单击它并选择“ Hide 隐藏 以将其从 “Device 器件 视图中移除。选择“ Hide All Metrics 隐藏所有指标 即可单击隐藏所有已启用的指标。
不含布局的网表设计中的指标
如果存在 Pblock 则适用以下指标。这些指标与布局无关。
• “ LUT Utilization per Pblock Pblock LUT 使用率 ): 该指标会根据 LUT Pblock 所含 slice 中的布局方 式的预测结果, 来对 Pblock 进行颜色编码。
• “ FF Utilization per Pblock Pblock FF 使用率 ): 该指标根据在 Pblock 所含 slice 中对 FF 进行封装的方式 预测, Pblock 进行颜色编码。
需设计完成布局才有效的指标
4 项指标要求设计完成布局后才能保证准确性。但这些指标不要求设计完全完成布线。
• “ LUT Utilization per CLB CLB LUT 使用率 ): 基于已布局的 LUT 使用率对各 slice 分片 进行颜色编码。
• “ FF Utilization per CLB CLB FF 使用率 ): 基于已布局的 FF 使用率对各 slice 进行颜色编码。
• “ Vertical Routing Congestion per CLB CLB 的垂直布线拥塞 ): 基于垂直布线使用率的最佳情况估算对互连 结构进行颜色编码。
• “ Horizontal Routing Congestion per CLB CLB 的水平布线拥塞 ): 基于水平布线使用率的最佳情况估算对 互连结构进行颜色编码。
对于 UltraScale+ 和更新的架构
• “ Interconnect Congestion Level 互连拥塞等级 ): 基于连续区域上的布线使用率的最差情况估算对“互连拥塞 等级”进行颜色编码。
时序指标
时序指标能以物理表现形式来显示设计时序问题。根据穿过 BEL 的时序路径上的最差负时序裕量 (WNS) 对每个 BEL 都会加以颜色编码。
使用率指标
使用率指标表示已使用的资源百分比 CLB 或时钟区域使用情况来分级。这些指标可用于表示 LUT FF 使用率。
拥塞指标
根据目标器件系列 应使用不同的拥塞指标。
7 系列和 UltraScale 器件系列的拥塞指标
对于 7 系列和 UltraScale 器件 下列指标使用与布线器的拥塞估算相似的方法
Vertical Routing Congestion per CLB CLB 的垂直布线拥塞
Horizontal Routing Congestion per CLB CLB 的水平布线拥塞
这两项指标都显示基于需求的模型 用于估算两个点之间的布线要求。当需求超过 100 会使用相邻拼块中的布 线。拥塞与裸片内需求持续超过 100% 的面积成正比。

你可能感兴趣的:(fpga开发)