【FPGA知识点】Modelsim仿真介绍及仿真流程

Modelsim时序仿真

Modelsim软件的介绍和使用

Modelsim仿真分为前仿真和后仿真。前仿真也就是纯粹的功能仿在验证电路的功能是否符合设计要求,其特点是不考虑电路门延迟与线延迟。后仿真也称时序仿真,可以真实地反映逻辑的时延与功能,综合考虑电路的路径延迟与门延迟的影响,验证电路能否在一定时序条件下满足设计构想的过程,是否存在时序违规。
对于FPGA设计来说,一般只进行前仿真(功能仿真)即可。ModelSim的使用主要分为两种情况:第种就是直接使用 ModelSim软件进行仿真,也就是手动仿真;第二种情况就是通过其他的EDA工具如 QuartusⅡ调用 ModelSim进仿真,这种情况也就是我们通常所说的联合仿真。
不管是手动仿真还是自动仿真,它们都遵循以下5个步骤

1. 新建工程；
2. 编写 Verilog文件和 TestBench仿真文件；
3. 编译工程；
4. 启动仿真器并加载设计顶层；
5. 执行仿真。

当我们执行了仿真以后， Modelsim软件会根据我们的设计文件和仿真文件生成
波形图，最后，我们观察波形并判断设计的代码功能是否正确
功能仿真需要的文件
①设计HDL源代码：可以使用VHDL语言或 Verilog语言。
②测试激励代码，也被称为 TestBench：根据设计要求输入/输出的激励程序，由于
不需要进行综合，所以书写具有很大的灵活性。
③仿真模型/库：根据设计内调用的器件供应商提供的模块而定，如：FIFO、ADD_SUB等。

本文中个别观点总结概括于《FPGA之道》一书
链接分享如下：
https://blog.csdn.net/zhaogoudan/article/details/111355234