普通时钟信号-TTL/CMOS LVPECL LVDS HCSL

1.TTL/CMOS

普通时钟信号-TTL/CMOS LVPECL LVDS HCSL_第1张图片

2.LVPECL

Low Voltage Positive Emitter Coupled Logic
低电压正射极耦合逻辑普通时钟信号-TTL/CMOS LVPECL LVDS HCSL_第2张图片

3.LVDS普通时钟信号-TTL/CMOS LVPECL LVDS HCSL_第3张图片

4.HCSL

Host Clock Signal Level
主机时钟信号电平普通时钟信号-TTL/CMOS LVPECL LVDS HCSL_第4张图片

你可能感兴趣的:(FPGA,硬件工程)